JPH07141225A - 暴走監視装置 - Google Patents

暴走監視装置

Info

Publication number
JPH07141225A
JPH07141225A JP5285060A JP28506093A JPH07141225A JP H07141225 A JPH07141225 A JP H07141225A JP 5285060 A JP5285060 A JP 5285060A JP 28506093 A JP28506093 A JP 28506093A JP H07141225 A JPH07141225 A JP H07141225A
Authority
JP
Japan
Prior art keywords
voltage
pulse
output
watchdog
charger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5285060A
Other languages
English (en)
Inventor
Takashi Okuda
高志 奥田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
NEC Corp
Original Assignee
NEC Home Electronics Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd, Nippon Electric Co Ltd filed Critical NEC Home Electronics Ltd
Priority to JP5285060A priority Critical patent/JPH07141225A/ja
Publication of JPH07141225A publication Critical patent/JPH07141225A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【目的】 監視対象が出力するウォッチドッグパルス
を、充放電器とウィンドウコンパレータを用いて監視す
る。 【構成】 一対の監視対象が正常時にそれぞれ所定周期
で交互に外部出力する所定パルス幅のウォッチドッグパ
ルスに同期して充放電する充放電器14の出力電圧V
を、ウィンドウコンパレータ15にて閾値判定し、充放
電器14の出力電圧Vが上限電圧Vhを上回るか又は下
限電圧Vlを下回るかしたときに暴走判定を下す。これ
により、ウォッチドッグパルスを交互に出力する点で連
携が認められる主副一対のCPU12,13について、
単一の充放電器14とウィンドウコンパレータ15を用
いて効率よく暴走監視することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、一対又は単一の監視
対象が暴走せずに正常に動作しているかどうかを監視す
る暴走監視装置に関する。
【0002】
【従来の技術】図8は、従来の暴走監視装置1と監視対
象であるCPU2の接続関係を示すものであり、CPU
2が正しく動作しているかどうか監視する暴走監視装置
1は、例えばウォッチドッグタイマなどと呼ばれる。C
PU2は、プログラムの実行過程でタイマ割り込みがか
かるつど、すなわちほぼ一定時間置きに出力ポートから
ウォッチドッグパルス(WDP)を出力し、このウォッ
チドッグパルスはクリア入力端子を介して暴走監視装置
1内に取り込まれる。暴走監視装置1は、このウォッチ
ドッグパルスの周期すなわちパルス間隔を計測し、パル
ス間隔が予め定めた所定の間隔を逸脱していないかどう
か判断し、逸脱が判明したときにキャリー出力端子から
CPU2のリセット入力端子に対してリセット信号(R
S)を供給する。具体的には、暴走監視装置1は、一定
周期のクロックパルスを計数するタイマ(図示せず)を
内蔵しており、CPU2が正常に作動しているときは、
タイマがキャリー(桁上がり)出力を出す前にウォッチ
ドッグパルスによってタイマ値がクリアされるが、CP
U2がプログラムを正規に処理できず、ウォッチドッグ
パルスの出力周期が延び始めると、タイマがクリアされ
る前にキャリー出力がCPU2のリセット入力端子に供
給され、これによりCPU2に対しリセットがかかるよ
う構成されていた。
【0003】
【発明が解決しようとする課題】上記従来の暴走監視装
置1は、CPU2が出力するウォッチドッグパルスの周
期が長くなる故障か、或いはウォッチドッグパルスがま
ったく出力されない故障については、キャリー出力端子
から出力されるリセット信号によりCPU2はリセット
されるが、ウォッチドッグパルスの周期が短くなる故
障、すなわちCPU2が所定のシーケンスに従って順次
実行しなければならない複数のステップのうち、何箇所
かのステップを実行しないまま通過したり、或いはプロ
グラムを正規に実行しなくなる暴走等が発生したりする
と、リセット信号が出力される前にタイマがクリアされ
続けてしまうために、いつまでもCPU2に対してリセ
ットがかからず、異常を発見することができないといっ
た課題があった。
【0004】一方、ウォッチドッグパルスの周期の長短
を監視するため、本出願人が先に提案した暴走監視装
置、例えば特開昭61−120249号「デッドマンタ
イマ回路」に開示された装置では、ウォッチドッグパル
スの立ち上がりと立ち下がりでそれぞれトリガされて正
規のウォッチドッグパルスのパルス幅と同じ時間だけ持
続する信号を出力する一対の単安定マルチバイブレータ
を設け、これら一対の単安定マルチバイブレータの出力
とそれぞれのトリガ信号の排他的論理和をとることによ
り、異常検出を行う構成がとられていた。しかしなが
ら、この種の暴走監視装置は、全部で3個の単安定マル
チバイブレータと数個の論理ゲートとを用いて構成され
ており、このため回路構成が比較的複雑であり、また回
路基板上の占有面積も大きい等の問題があった。
【0005】
【課題を解決するための手段】この発明は、上記課題を
解決したものであり、正常時にそれぞれ所定パルス幅の
ウォッチドッグパルスを所定周期で交互に外部出力する
一対の監視対象と、該一対の監視対象に接続され、該交
互に出力されるウォッチドッグパルスの一方に同期して
充電され、他方に同期して放電する充放電器と、該充放
電器の出力電圧が上限電圧を上回るか又は下限電圧を下
回るかしたときに暴走判定を下すウィンドウコンパレー
タとを具備することを特徴とするものである。
【0006】また、この発明は、正常時にそれぞれほぼ
所定周期でウォッチドッグパルスを交互に外部出力し、
該ウォッチドッグパルスに同期して外部で行われる充電
又は放電を電圧帰還され、充放電電圧が所定電圧範囲を
逸脱せぬようそれぞれ前記ウォッチドッグパルスのパル
ス幅を可変する一対の監視対象と、該一対の監視対象に
接続され、前記交互に出力されるウォッチドッグパルス
の一方に同期して充電され、他方に同期して放電する充
放電器と、該充放電器の出力電圧が上限電圧を上回るか
又は下限電圧を下回るかしたときに暴走判定を下すウィ
ンドウコンパレータとを具備することを特徴とするもの
である。
【0007】さらに、この発明は、正常時にほぼ所定周
期でウォッチドッグパルスを外部出力し、該ウォッチド
ッグパルスの立ち上がりと立ち下がりにそれぞれ同期し
て外部で行われる充電と放電を電圧帰還され、充放電電
圧が所定電圧範囲を逸脱せぬよう前記ウォッチドッグパ
ルスのパルス幅を可変する監視対象と、該監視対象に接
続され、前記ウォッチドッグパルスの立ち上がり又は立
ち下がりの一方に同期して充電され、他方に同期して放
電する充放電器と、該充放電器の出力電圧が上限電圧を
上回るか又は下限電圧を下回るかしたときに暴走判定を
下すウィンドウコンパレータとを具備することを特徴と
するものである。
【0008】
【作用】この発明は、一対の監視対象が正常時にそれぞ
れ所定周期で交互に外部出力する所定パルス幅のウォッ
チドッグパルスに同期して充放電する充放電器の出力電
圧を、ウィンドウコンパレータにて閾値判定し、充放電
器の出力電圧が上限電圧を上回るか又は下限電圧を下回
るかしたときに暴走判定を下すことにより、一対の監視
対象を単一の充放電器及びウィンドウコンパレータにて
暴走監視する。
【0009】また、一対の監視対象に、ウォッチドッグ
パルスに同期して外部で行われる充電又は放電を電圧帰
還し、充放電電圧が所定電圧範囲を逸脱せぬようそれぞ
れウォッチドッグパルスのパルス幅を可変する機能を持
たせた上で、充放電器の出力電圧を閾値判定して暴走監
視する。さらには、単一の監視対象に、ウォッチドッグ
パルスの立ち上がりと立ち下がりにそれぞれ同期して外
部で行われる充電と放電を電圧帰還し、充放電電圧が所
定電圧範囲を逸脱せぬようウォッチドッグパルスのパル
ス幅を可変する機能を持たせた上で、充放電器の出力電
圧を閾値判定して暴走監視する。
【0010】
【実施例】以下、この発明の実施例について、図1ない
し図7を参照して説明する。図1は、この発明の暴走監
視装置の一実施例を示す概略回路構成図、図2は、図1
に示した回路各部の信号波形図である。
【0011】図1に示す暴走監視装置11は、主副一対
のCPU12,13を監視対象としており、これらのC
PU12,13が交互に出力するウォッチドッグパルス
を、一方を充電パルスとし他方を放電パルスとして充放
電器14を充放電させ、充放電器14の出力を監視する
ウィンドウコンパレータ15により出力電圧Vが上限電
圧Vhを上回るか又は下限電圧Vlを下回るかしたとき
に暴走と判断し、両CPU12,13をリセットする構
成としたものである。
【0012】充放電器14は、充電路と放電路を介して
主CPU12と副CPU13に接続されるコンデンサC
に、両CPU12,13の非作動時に完全放電させる高
抵抗からなる放電抵抗Rを並列接続して構成してある。
コンデンサCと主CPU12の出力ポートを結ぶ充電路
には、第1の充電抵抗Rc1とダイオードDcが接続さ
れており、ダイオードDcと出力ポートの間に接続した
第2の充電抵抗Rc2が電源Vccに吊ってある。ま
た、コンデンサCと副CPU13の出力ポートを結ぶ放
電路には、第1の放電抵抗Rd1とダイオードDdが接
続されており、ダイオードDdと出力ポートの間を第2
の放電抵抗Rd2を介して接地してある。なお、充電抵
抗Rc1,Rc2や放電抵抗Rd1,Rd2に比べて抵
抗Rの抵抗値は桁違いに大きく、充放電器14の充電時
定数Tcは(Rc1+Rc2)Cと考えてよく、放電時
定数Tdは(Rd1+Rd2)Cと考えてよい。
【0013】ウィンドウコンパレータ15は、充放電器
14内のコンデンサCの端子電圧Vをそれぞれ閾値判断
する上限比較器16と下限比較器17を、コンデンサC
の陽極端子に並列接続したものであり、コンデンサCの
端子電圧Vが上限電圧Vhを越えるか又は下限電圧Vl
に満たない場合に、比較器16又は比較器17がハイレ
ベルの信号を出力する。18は、上限比較器16と下限
比較器17の出力を束ねるオアゲート回路であり、その
出力はRSフリップフロップ回路19のセット入力端子
に供給される。RSフリップフロップ回路19は、電源
回路(図示せず)に接続されたコンデンサCoとこれに
直列の抵抗Roの接続点にセット端子が接続してあり、
電源投入後コンデンサCoの充電時間が経過した時点で
リセットがかかるようになっている。また、RSフリッ
プフロップ回路19のセット出力は、暴走判定出力とし
て主副のCPU12,13のリセット端子にそれぞれ供
給される。
【0014】ところで、主CPU12が出力する充電パ
ルスと副CPU13が出力する放電パルスは、タイミン
グ上は図2(A),(B)に示す順序関係にある。すな
わち、充電パルスはその立ち上がりから立ち下がりまで
時間Taだけ持続し、充電パルスの立ち下がり時点で放
電パルスが立ち上がる。放電パルスは、時間Tbだけ持
続した後で立ち下がるが、その後に空白期間Teが経過
した時点で充電パルスが立ち上がる。このため、図2
(C),(D)に示したように、充電期間Taが経過し
た時点での充放電器14の出力電圧上昇分ΔVと、放電
期間Tbが経過した時点での充放電器14の出力電圧降
下分ΔVとが一致し、充電開始直前の出力電圧Vmと下
限電圧Vl及び上限電圧Vhとの間に、Vl≦Vm,V
m+ΔV≦Vhなる関係が成立するよう、充電時定数T
cと放電時定数Tdをしかるべく設定する必要がある。
【0015】ただし、充放電器14のコンデンサCはC
PU12,13の動作前は完全に放電し切っているた
め、同じ電圧範囲での定常的な充放電の繰り返し状態に
至るまでの過渡状態を含め、充電時定数Tcと放電時定
数Tdの決定には多少なりとも試行錯誤が必要である。
しかし、上記関係を満たす設定がなされる限り、充放電
器14の出力電圧Vはウィンドウコンパレータ15に設
定された上限電圧Vhと下限電圧Vlの間に留まること
になる。このため、仮に主CPU12が何らかの異常を
きたしてウォッチドッグパルスを出力しなくなると、図
2(C),(D)に示したように、副CPU13がウォ
ッチドッグパルスを出力するつどコンデンサCの端子電
圧が低下し、ある時点でウィンドウコンパレータ15に
設定された下限電圧Vlを割り込んでしまう。その結
果、ウィンドウコンパレータ15内の下限比較器17が
出力するハイレベルの信号がオアゲート回路18を介し
てRSフリップフロップ回路19をセットし、そのセッ
ト出力によって主CPU12も副CPU13もリセット
される。また、これとは逆に副CPU13が何らかの異
常をきたしてウォッチドッグパルスを出力しなくなった
場合は、主CPU12がウォッチドッグパルスを出力す
るつどコンデンサCの端子電圧が増大し、暫くしてウィ
ンドウコンパレータ15内の上限比較器16に設定され
た上限電圧Vhを越える結果、同様にRSフリップフロ
ップ回路19がセットされ、主CPU12も副CPU1
3もリセットされる。
【0016】このように、上記暴走監視装置11は、ウ
ォッチドッグパルスを交互に出力する点で連携が認めら
れる主副一対のCPU12,13について、両者が出力
するウォッチドッグパルスを充電と放電に振り分け、ウ
ォッチドッグパルスの交互出力と各ウォッチドッグパル
スの周期及びパルス幅が不変であることを、単一の充放
電器14とウィンドウコンパレータ15を用いて効率よ
く監視することができ、これによりディジタル回路素子
を用いた監視回路等と異なり、回路基板上の実装面積を
減らし、安価ながら確実な暴走監視が可能である。
【0017】なお、上記実施例では、コンデンサCの端
子電圧が充電パルスと放電パルスの持続期間によって変
動することを踏まえた上で主副一対のCPU12,13
の暴走を監視する構成としたが、充放電器14の充電時
定数(Rc1+Rc2)Cや放電時定数(Rd1+Rd
2)C、さらにはウィンドウコンパレータ15の上限電
圧Vhや下限電圧Vl或いはウォッチドッグパルスのパ
ルス幅等に厳密な設定が要求され、それだけ構成部品へ
の要求精度の高まる傾向がある。そこで、以下に説明す
る第2実施例のごとく、コンデンサCの端子電圧Vを主
副一対のCPUにそれぞれ帰還するとともに、この端子
電圧Vが一定範囲内に保たれるよう両CPUにウォッチ
ドッグパルスのパルス幅をそれぞれ可変する機能をもた
せ、このパルス幅可変機能が正常に作用しているか否か
を監視することで両CPUを監視する構成とすることも
可能である。
【0018】図3に第2実施例として示した暴走監視装
置21は、ウォッチドッグパルスを出力する出力ポート
の外にコンデンサCの端子電圧を帰還入力させるアナロ
グ入力ポートをもったCPU22,23を監視対象とし
ている。主副のCPU22,23は、コンデンサCの端
子電圧Vをアナログ入力ポートを介して取り込み、それ
ぞれ図4,5に示すタイマ割り込みルーチンに従って、
毎回ウォッチドッグパルスのパルス幅を調整し、コンデ
ンサCの端子電圧Vを目標電圧Vaまで充電させるか又
は目標電圧Vbまで放電させる。すなわち、主CPU2
2は、図4のステップ(101)において、所定の割り
込み周期でコンデンサCの端子電圧を取り込んだ後、続
くステップ(102)において端子電圧Vを目標電圧V
aと比較する。このとき、端子電圧Vが目標電圧Va以
上であればそのままメインルーチンに復帰するが、端子
電圧Vが目標電圧Vaに満たない場合は、ステップ(1
03)において充電パルスとなるウォッチドッグパルス
を出力し続け、端子電圧Vが目標電圧Vaまで回復する
のを待つ。従って、主CPU22における1回のタイマ
割り込みルーチンによって、充放電器14は必ず目標電
圧Vaまでは充電されることになる。一方また、副CP
U23は、図5のステップ(201)において、所定の
割り込み周期でコンデンサCの端子電圧を取り込んだ
後、続くステップ(202)において端子電圧Vを目標
電圧Vbと比較する。このとき、端子電圧Vが目標電圧
Vb以下であればそのままメインルーチンに復帰する
が、端子電圧Vが目標電圧Vbを越えている場合は、ス
テップ(203)において放電パルスとなるウォッチド
ッグパルスを出力し続け、端子電圧Vが目標電圧Vaま
で回復するのを待つ。従って、副CPU23における1
回のタイマ割り込みルーチンによって、充放電器14は
必ず目標電圧Vbまで放電することになる。
【0019】このように、暴走監視装置21は、ウォッ
チドッグパルスを出力する一方で充放電器14の出力を
電圧帰還される主副一対のCPU22,23が、帰還電
圧に応じてウォッチドッグパルスのパルス幅を可変する
制御機能を常に正常に果たしているかどうかを、ウォッ
チドッグパルスに同期して充放電する充放電器14の出
力電圧Vをもって監視することができ、ウォッチドッグ
パルスはパルス幅が可変であり、周期自体にもさほど厳
密性を要求されないため、ウォッチドッグパルスの僅か
な周期ずれ或いはパルス幅ずれ等が暴走判定に結び付く
ことはなく、充放電器14を設計する上での制約条件を
緩和する一方で、適確な暴走判断が可能である。
【0020】また、上記両実施例では、監視対象が主副
一対のCPU12,13又は22,23である場合を例
にとったが、図6に示す暴走監視装置31のごとく、監
視対象を単一のCPU32に限ることもできる。この実
施例では、単一のCPU32が出力するウォッチドッグ
パルスの立ち上がりと立ち下がりにそれぞれ同期して充
放電器14を充放電させる。ここでは、抵抗Ra,Rb
が充電抵抗を形成し、抵抗Rbが放電抵抗を形成する。
なお、コンデンサCに並列の抵抗Rは電源が立ち上がっ
た後は接地解除してしまうよう、コンデンサCoの端子
電圧を反転するインバータ33によりオンオフされるト
ランジスタQ1を介して接地してある。この実施例の場
合も、充放電器14の出力はCPU32のアナログ入力
ポートに電圧帰還させてあり、充放電器14の出力電圧
Vが所定電圧範囲(Va〜Vb)を逸脱せぬようウォッ
チドッグパルスのパルス幅を可変する機能を持たせた上
で、充放電器14の出力電圧Vを閾値判定して暴走監視
する。すなわち、図7に示したように、ステップ(30
1)において、所定の割り込み周期でコンデンサCの端
子電圧Vを取り込んだ後、続くステップ(302)にお
いて端子電圧Vを目標電圧Vaと比較する。このとき、
端子電圧Vが目標電圧Va以上Vb以下であればそのま
まメインルーチンに復帰するが、仮に端子電圧Vが目標
電圧Vaに満たない場合は、ステップ(303)におい
て充電パルスとなるウォッチドッグパルスを出力し続
け、端子電圧Vが目標電圧Vaまで回復するのを待つ。
また、端子電圧Vが目標電圧Vbを越えている場合は、
ステップ(304)において放電パルスとなるウォッチ
ドッグパルスを出力し続け、端子電圧Vが目標電圧Va
まで回復するのを待つ。従って、CPU32における1
回のタイマ割り込みルーチンによって、充放電器14は
必ず目標電圧Va以上Vb以下に充放電されることにな
る。このように、単一のCPU32についても、帰還電
圧に応じてウォッチドッグパルスのパルス幅を可変する
制御機能を通じて暴走監視が可能であり、充放電器14
を設計する上での制約条件を緩和する一方で、適確な暴
走判断が可能である。
【0021】
【発明の効果】以上説明したように、この発明は、一対
の監視対象が正常時にそれぞれ所定周期で交互に外部出
力する所定パルス幅のウォッチドッグパルスに同期して
充放電する充放電器の出力電圧を、ウィンドウコンパレ
ータにて閾値判定し、充放電器の出力電圧が上限電圧を
上回るか又は下限電圧を下回るかしたときに暴走判定を
下す構成としたから、ウォッチドッグパルスを交互に出
力する点で連携が認められる一対の監視対象について、
両者が出力するウォッチドッグパルスを充電と放電に振
り分け、ウォッチドッグパルスの交互出力と各ウォッチ
ドッグパルスの周期及びパルス幅が不変であることを、
単一の充放電器とウィンドウコンパレータを用いて効率
よく監視することができ、これによりディジタル回路素
子を用いた監視回路等と異なり、回路基板上の実装面積
を減らし、安価ながら確実な暴走監視が可能である等の
優れた効果を奏する。
【0022】また、この発明は、一対の監視対象に、ウ
ォッチドッグパルスに同期して外部で行われる充電又は
放電を電圧帰還し、充放電電圧が所定電圧範囲を逸脱せ
ぬようそれぞれウォッチドッグパルスのパルス幅を可変
する機能を持たせた上で、充放電器の出力電圧を閾値判
定して暴走監視する構成としたから、ウォッチドッグパ
ルスを出力する一方で充放電器の出力を電圧帰還される
一対の監視対象が、帰還電圧に応じてウォッチドッグパ
ルスのパルス幅を可変する制御機能を、常に正常に果た
しているかどうかを、ウォッチドッグパルスに同期して
充放電する充放電器の出力電圧をもって監視することが
でき、ウォッチドッグパルスとしてはパルス幅が可変で
あり、周期自体にもさほど厳密性を要求されないため、
ウォッチドッグパルスの僅かな周期ずれ或いはパルス幅
ずれ等が暴走判定に結び付くことはなく、充放電器を設
計する上での制約条件を緩和する一方で、適確な暴走判
断が可能である等の効果を奏する。
【0023】さらにまた、本発明は、単一の監視対象
に、ウォッチドッグパルスの立ち上がりと立ち下がりに
それぞれ同期して外部で行われる充電と放電を電圧帰還
し、充放電電圧が所定電圧範囲を逸脱せぬようウォッチ
ドッグパルスのパルス幅を可変する機能を持たせた上
で、充放電器の出力電圧を閾値判定して暴走監視する構
成としたから、単一の監視対象についても、帰還電圧に
応じてウォッチドッグパルスのパルス幅を可変する制御
機能を通じて暴走監視が可能であり、充放電器を設計す
る上での制約条件を緩和する一方で、適確な暴走判断が
可能である等の効果を奏する。
【図面の簡単な説明】
【図1】この発明の暴走監視装置の一実施例を示す概略
回路構成図である。
【図2】図1に示した回路各部の信号波形図である。
【図3】この発明の暴走監視装置の他の実施例を示す概
略回路構成図である。
【図4】図3に示した主CPUのタイマ割り込みルーチ
ンを説明するためのフローチャートである。
【図5】図3に示した副CPUのタイマ割り込みルーチ
ンを説明するためのフローチャートである。
【図6】この発明の暴走監視装置のさらに他の実施例を
示す概略回路構成図である。
【図7】図6に示したCPUのタイマ割り込みルーチン
を説明するためのフローチャートである。
【図8】従来の暴走監視装置の一例を示す概略回路構成
図である。
【符号の説明】 11,21,31 暴走監視装置 12,22 監視対象(主CPU) 13,23 監視対象(副CPU) 33 監視対象(CPU) 14 充放電器 15 ウィンドウコンパレータ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 正常時にそれぞれ所定パルス幅のウォッ
    チドッグパルスを所定周期で交互に外部出力する一対の
    監視対象と、該一対の監視対象に接続され、該交互に出
    力されるウォッチドッグパルスの一方に同期して充電さ
    れ、他方に同期して放電する充放電器と、該充放電器の
    出力電圧が上限電圧を上回るか又は下限電圧を下回るか
    したときに暴走判定を下すウィンドウコンパレータとを
    具備することを特徴とする暴走監視装置。
  2. 【請求項2】 正常時にそれぞれほぼ所定周期でウォッ
    チドッグパルスを交互に外部出力し、該ウォッチドッグ
    パルスに同期して外部で行われる充電又は放電を電圧帰
    還され、充放電電圧が所定電圧範囲を逸脱せぬようそれ
    ぞれ前記ウォッチドッグパルスのパルス幅を可変する一
    対の監視対象と、該一対の監視対象に接続され、前記交
    互に出力されるウォッチドッグパルスの一方に同期して
    充電され、他方に同期して放電する充放電器と、該充放
    電器の出力電圧が上限電圧を上回るか又は下限電圧を下
    回るかしたときに暴走判定を下すウィンドウコンパレー
    タとを具備することを特徴とする暴走監視装置。
  3. 【請求項3】 正常時にほぼ所定周期でウォッチドッグ
    パルスを外部出力し、該ウォッチドッグパルスの立ち上
    がりと立ち下がりにそれぞれ同期して外部で行われる充
    電と放電を電圧帰還され、充放電電圧が所定電圧範囲を
    逸脱せぬよう前記ウォッチドッグパルスのパルス幅を可
    変する監視対象と、該監視対象に接続され、前記ウォッ
    チドッグパルスの立ち上がり又は立ち下がりの一方に同
    期して充電され、他方に同期して放電する充放電器と、
    該充放電器の出力電圧が上限電圧を上回るか又は下限電
    圧を下回るかしたときに暴走判定を下すウィンドウコン
    パレータとを具備することを特徴とする暴走監視装置。
JP5285060A 1993-11-15 1993-11-15 暴走監視装置 Pending JPH07141225A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5285060A JPH07141225A (ja) 1993-11-15 1993-11-15 暴走監視装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5285060A JPH07141225A (ja) 1993-11-15 1993-11-15 暴走監視装置

Publications (1)

Publication Number Publication Date
JPH07141225A true JPH07141225A (ja) 1995-06-02

Family

ID=17686645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5285060A Pending JPH07141225A (ja) 1993-11-15 1993-11-15 暴走監視装置

Country Status (1)

Country Link
JP (1) JPH07141225A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017507384A (ja) * 2013-12-18 2017-03-16 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングRobert Bosch Gmbh タイマーを監視するための装置および方法
JP2017218081A (ja) * 2016-06-09 2017-12-14 日立オートモティブシステムズ株式会社 電子制御装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017507384A (ja) * 2013-12-18 2017-03-16 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングRobert Bosch Gmbh タイマーを監視するための装置および方法
US9919665B2 (en) 2013-12-18 2018-03-20 Robert Bosch Gmbh Device and method for monitoring a timer
JP2017218081A (ja) * 2016-06-09 2017-12-14 日立オートモティブシステムズ株式会社 電子制御装置

Similar Documents

Publication Publication Date Title
US4234920A (en) Power failure detection and restart system
US4434403A (en) Universal reset circuit for digital circuitry
KR900001444B1 (ko) 내연기관 제어장치
US5426776A (en) Microprocessor watchdog circuit
JPS59109955A (ja) プロセツサ自動再始動回路
US20110078481A1 (en) Programmable controller
US20080054866A1 (en) Single wire synchronization circuitry for power converters
US9501113B2 (en) Voltage detection system and controlling method of the same
JP2593915B2 (ja) ダブルマイコンシステム暴走防止回路
JPH07141225A (ja) 暴走監視装置
JP2007041824A (ja) 電子制御ユニットのリセット回路
JP2556156B2 (ja) 車載用制御装置のマイクロコンピュータ暴走監視装置
JPH04291610A (ja) マイクロコンピュータのリセット回路
JPS5855535B2 (ja) 車両用マルチコンピユ−タ装置
JP2853342B2 (ja) 異常発振検出回路
US7080281B2 (en) Method and circuit arrangement for monitoring the operation of a processor
JP2571090Y2 (ja) ウォッチドッグ回路
KR930006169Y1 (ko) 클럭분주기를 이용한 마이크로프로세서의 동작 감시회로
JPH1091484A (ja) 中央制御ユニットの誤動作防止装置
JP4016225B2 (ja) モノマルチ回路
JPH0792772B2 (ja) ウォッチドッグタイマ装置
JPH0334689B2 (ja)
KR920007509B1 (ko) 마이크로 프로세서의 폭주감시회로
JPH04239340A (ja) ソフトウェア処理異常検出方法と装置
JPS5939837Y2 (ja) ゲ−ト信号停止装置