KR920007509B1

KR920007509B1 - 마이크로 프로세서의 폭주감시회로

Info

Publication number: KR920007509B1
Application number: KR1019880017791A
Authority: KR
Inventors: 박상규
Original assignee: 대한전선 주식회사; 유인영
Priority date: 1988-12-29
Filing date: 1988-12-29
Publication date: 1992-09-04
Also published as: KR900010554A

Abstract

내용 없음.

Description

마이크로 프로세서의 폭주감시회로

제1도는 종래의 마이크로 프로세서 감시회로의 블록도.

제2도는 종래의 마이크로 프로세서 감시회로도.

제3도는 본 발명의 마이크로 프로세서 감시회로의 블록도.

제4도는 본 발명의 마이크로 프로세서 감시회로도.

제5도는 본 발명의 실시에의 상세한 회로도.

* 도면의 주요부분에 대한 부호의 설명

CPU : 마이크로 프로세서 LE : 데이타 유지회로

SG : 순서발생기 AD : 어드레스 디코더

CP : 비교기

본 발명은 마이크로 프로세서의 폭주감시회로에 관한 것으로서, 특히 마이크로 프로세서로서 순서발생기를 초기화시키고, 비교기에 데이타를 기입할 수 있으며, 순서발생기는 프로세서의 기입에 동기되어 그 순서를 수정하여 비교기로 순서를 보내고, 비교기의 두 데이타를 비교하여 에러를 결정하여서 마이크로 프로세서를 초기화시킬 수 있게 한 것에 주안점을 둔 것이다.

종래의 마이크로 프로세서의 감시회로는 제1도와 같이 프로세서(CPU)에서 어드레스 디코더(AD)를 통하여 타이머(TM)의 트리거단자(Trg)에 입력시키고, 타이머(TM)의 출력(Q)으로 프로세서(CPU)의 리세트신호(RS)를 걸어주도록 하는데 타이머(TM)의 출력(Q)은 제2도와 같이 타이머(TM)에 연결된 저항(R_T)과 콘덴서(G)의 시정수에 의해 프로세서(CPU)에 리세트신호(RS)를 인가시키토록 하였다. 그러나, 이와 같은 종래의 회로는 프로그램의 일정한 위치에서 항상 타이머(TM)를 트리거시켜주는 프로그램을 포함하고, 타이머(TM)의 시정수는 주 프로그램 실행시에 예상되는 최대반복 주기에 일정량의 여유시간을 합한 값으로 조정되며, 이 시정수 이상의 시간동안 프로세서(CPU)로부터 트리거가 없을때에는 프로세서(CPU)의 폭주로서 간주하여 프로세서(CPU)를 초기화시키게 된다. 따라서 종전의 프로세서 감시회로는 주 프로그램으로부터의 완전한 이탈일 경우에만 폭주를 검출할 수 있게 되어 미세한 에러 혹은 주 프로그램 흐름의 이탈 및 회복의 반복등 여러경우에 효과적으로 그 에러를 검출할 수 없게 되고 전 프로그램의 예상 실행시간 이상 만큼 프로세서의 긴 오동작이 허용되는 문제점이 있었다.

따라서 본 발명은 상기와 같은 종래의 문제점을 해결하고자, 마이크로 프로세서는 순서발생기를 초기화할 수 있게 하고, 비교기에 데이타를 기입할 수 있게 하며, 순서발생기는 프로세서의 기입에 동기되어 그 순서를 수정하여 비교기로 순서를 보내어 이 비교기에서 두 데이타를 비교하여 에러를 결정하여 프로세서를 초기화시킬 수 있도록한 것에 목적을 둔 것이다.

이하, 첨부도면에 따라서 설명하면 다음과 같다.

제3도와 같이 마이크로 프로세서(CPU) 어드레스는 어드레스 버스를 통해 어드레스 디코더(AD)에 입력시키고, 상기 마이크로 프로세서(CPU)의 데이타는 데이타 버스를 통해 데이타 유지회로(LE)에 입력되도록 연결구성하고, 상기 어드레스 디코더(AD)의 초기화신호(E₁) 및 지연클럭신호(E₂)가 순서발생기(SG)의 클리어 입력단자(CL)와 클럭단자(CK)로 각각 인가되는 동시에 데이타 유지회로(LE)의 클리어단자(CL) 및 클럭단자(CK)에도 인가되도록 연결구성하며, 상기 순서발생기(SG)의 출력(Q₁-Q₄)과 데이타 유지회로(LE)의 출력(Q₁-Q₄)을 비교기(CP)의 비교데이타(A₀-A₃, B₀-B₃)로 입력시켜 이 비교기(CP)에서 상기 입력이 다를때 마이크로 프로세서(CPU)의 리세트 입력단자(RS)에 리세트 신호가 인가되도록 연결구성된다. 그리고 제4도는 상기 순서발생기(SG)와 데이타 유지회로(LE)의 출력(Q₁-Q₄)이 비교기(CP)의 입력단(Q₀-A₃, B₀-B₃)에 인가되는 계통도를 나타낸 블록도이고, 제5도는 제4도의 블록도에 따른 상세한 실시예의 회로를 도시한 것이다.

이와 같이 회로 구성된 본 발명의 동작 및 작용효과를 설명하면 다음과 같다.

먼저 순서발생기(SG)는 4비트 계수기로서 ＂0-15＂까지 계수할 수 있고, 프로그램 모듈은 ＂A, B ... O＂까지 15개의 모듈이 있는데 마이크로 프로세서(CPU)는 이의 주 프로그램에 의해 모듈 ＂A＂에서 ＂O＂까지 순서적으로 반복 실행하면서 그때마다 1에서 15까지 데이타를 발생시키는데, 이 경우 프로세서(CPU)로부터 데이타 유지회로(LE)에 전달되는 데이타(D₀-D₃)와, 데이타 유지회로(LE)에서 비교기(CP)로 가는 출력데이타(Q₁-Q₄)와 순서발생기(SG)에서 비교기(CP)로 가는 출력데이타(Q₁-Q₄)는 각각 4비트가 된다. 이러한 비교기(CP)는 순서발생기(SG)의 출력데이타(Q₁-Q₄) 모두 ＂O＂으로 출력될때(최초일때)와 비교결과 불일치 결과가 일정시간 이내의 작은 기간일 경우 및 전원을 처음 투입한 후부터 일정시간까지 그 출력을 유보시키는 기능을 갖추어야 한다. 이와 같은 상태에서 마이크로 프로세서(CPU)가 모듈 A에서 O까지 순서적으로 반복 실행하면서 그때마다 1-15까지를 발생하는 주 프로그램이 정상적으로 실행할 경우 주 프로그램의 최초에서는 마이크로 프로세서(CPU)가 어드레스 디코더(AD)를 통해 초기화 신호(E₁)를 출력시켜 순서발생기(SG)를 'ø'으로 클리어시키면, 데이타 유지회로(LE)에 입력하는 마이크로 프로세서(CPU)의 데이타(D₀-D₃)는 미정이지만 출력은 'ø'으로 클리어되어 비교기(CP)의 출력은 '1'의 상태를 유지하게 된다.

그 다음 단계로 프로그램 모듈 A에서 어드레스 디코더(AD)의 클럭신호(E₂)는 데이타 유지회로(LE)의 클럭단(CK)과 순서발생기(SG)의 클럭단(CK)에 동시에 인가되므로, 즉 마이크로 프로세서(CPU)에 의해 어드레스 디코더(AD)로부터 클럭신호(E₂)가 발생되면 데이타 유지회로(LE)는 마이크로 프로세서(CPU)의 데이타 버스를 통해 프로그램 A 모듈의 데이타 '1'를 입력받아 그의 출력단(Q₁-Q₄)을 통해 '1'의 데이타를 출력시킨다. 이와 동시에 순서발생기(SG)에도 상기와 같은 클럭(CK)이 인가되어 순서발생기(SG)는 업카운트하는 동시에 이의 출력단(Q₁-Q₄)을 통해 상기와 같이 '1'의 데이타를 출력시킨다. 이에따라 비교기(CP)는 상기 두 데이타 입력값을 비교하여 두 데이타 입력값이 상호같으면 그의 출력을 '1'로 유지하여 마이크로 프로세서(CPU)가 정상적으로 프로그램을 수행하도록 한다.

또한 프로그램 모듈 B에서 O까지 프로그램이 정상적으로 동작할 경우에는 상기한 프로그램 모듈 A의 동작 설명과 같이 순서적으로 데이타 유지회로(LE)에 2-15데이타가 출력하는 동시에 이와 대응하게 순서발생기(SG)에서도 계속적으로 업카운트하여 2-15데이타를 출력하므로 이들을 비교하는 비교기(CP)의 출력 또한 '1'을 유지하게 된다. 한편, 마이크로 프로세서(CPU)가 주 프로그램을 실행하던중 예컨대, 프로그램 모듈 'D'를 실행한후 다음 순서의 'E'를 실행하지 않고 'G'모듈을 실행하는 에러가 발생하였을 경우에는, 프로그램 모듈 'D'에서의 순서발생기(SG)는 '4'를 출력한 다음 업카운트하여 다음 프로그램 모듈 'E'의 '5'데이타를 출력하게 된다. 데이타 유지회로(LE)는 프로그램 모듐되며, 'D'의 '4'데이타를 출력한후 에러가 발생된 프로그램 모듈 'G'의 '7'의 데이타를 출력하게 된다. 이에 따라 비교기(CP)는 순서발생기(SG)의 최종 출력데이타 '5'와 데이타 유지회로(LE)의 최종 출력데이타 '7'을 비교하게 되는데 이때 두 입력 데이타가 서로 같지 않으므로 그의 출력단(A≠을 통해서는 ø(ZERO)을 출력한다. 따라서 마이크로 프로세서(CPU)는 상기 비교기(CP)의 출력데이타 ø에 의해 이의 리세트 단자(RS)에 리세트 신호가 인가되면 다음 단계로 실행하는 프로그램 모듈 'H'의 실행을 중지시킨후 모든 프로그램의 초기부터 다시 실행시킨다.

이상에서 설명한 바와 같이 본 발명은 마이크로 프로세서가 주 프로그램의 실행순서에 따라 최초에는 순서발생기를 초기화시키고, 이후 일정간격으로 비교기에 연속적인 순서의 데이타를 기입하면 비교기는 프로세서의 동작 즉 주 프로그램의 실행이 주어진 순서대로 실행되고 있는지를 감시할 수 있도록 하므로서 마이크로 프로세서의 폭주 또는 실행순서가 바뀌게될 경우의 에러검출폭을 넓힐 수가 있음은 물론 에러발생후 초기화되기까지의 오동작 시간을 최소로 줄일 수가 있는 효과를 제공한다.

Claims

어드레스 디코더(AD)를 구비하여 마이크로 프로세서의 오류를 검출하고자 한 것에 있어서; 상기 어드레스 디코더(AD)의 출력(E₁)(E₂)이 순서발생기(SG) 및 데이타 유지회로(LE)에 각기 인가되도록 연결하고, 상기 마이크로 프로세서(CPU)의 데이타(D₁-D₃)가 인가되는 상기 데이타 유지회로(LE)의 출력(Q₁-Q₄)과 순서발생기(SG)의 출력(Q₁-Q₄)이 비교기(CP)에 인가되도록 연결하며, 상기 비교기(CP)에 입력되는 두 데이타의 비교값에 따라 마이크로 프로세서(CPU)를 리세트시키도록 이의 리세트 단자(RS)와 비교기(CP)의 출력단을 연결하여서 구성됨을 특징으로 하는 마이크로 프로세서의 폭주감시회로.