JPH03292258A - 時素リレー - Google Patents

時素リレー

Info

Publication number
JPH03292258A
JPH03292258A JP2092152A JP9215290A JPH03292258A JP H03292258 A JPH03292258 A JP H03292258A JP 2092152 A JP2092152 A JP 2092152A JP 9215290 A JP9215290 A JP 9215290A JP H03292258 A JPH03292258 A JP H03292258A
Authority
JP
Japan
Prior art keywords
signal
central processing
cpu
monitoring
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2092152A
Other languages
English (en)
Other versions
JPH0755658B2 (ja
Inventor
Yoji Ono
大野 陽治
Kenzo Hiasa
日朝 賢三
Masao Nagayama
永山 征夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyosan Electric Manufacturing Co Ltd
Original Assignee
Kyosan Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyosan Electric Manufacturing Co Ltd filed Critical Kyosan Electric Manufacturing Co Ltd
Priority to JP2092152A priority Critical patent/JPH0755658B2/ja
Publication of JPH03292258A publication Critical patent/JPH03292258A/ja
Publication of JPH0755658B2 publication Critical patent/JPH0755658B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Train Traffic Observation, Control, And Security (AREA)
  • Measurement Of Predetermined Time Intervals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、鉄道信号分野で使用する時素リレー、特に
故障時におけるフェールセーフ特性の向上に関するもの
である。
[従来の技術] 鉄道信号装置に用いられる従来の時素リレーは複数の小
型のリレーとSCR,トランジスタ等の電子回路を組合
わせて構成されている。この時素リレーは時素をコンデ
ンサと抵抗の時定数に依存する方式をとっている。
このような時素リレー等を用いる鉄道信号分野において
は故障、誤動作が発生した場合、その結果が列車を止め
るというような安全側に作用するフェールセーフ特性が
必須の機能となっている。
また、電源電圧の変動や周囲温度の変化による時素変動
が発生しても、規定時素を下回らないような時素設定な
どシステム構成上の配慮も必要とされている [発明が解決しようとする課題] しかしながら、時素をコンデンサと抵抗の時定数に依存
した従来の時素リレーにおいては、周囲温度及び電源電
圧の変動などにより、時素が変化する場合もある。また
、電源に瞬停が発生すると限時時間が大きく減少するこ
ともあり、時素精度が悪いという短所があった。
この発明はかかる短所を解決するためになされたもので
あり、周囲温度等が変動しても限時時間が短くならず、
常に安全側に作用することができる時素リレーを得るこ
とを目的とするものである。
[課題を解決するための手段] この発明に係る時素リレーは、交互に計数動作を行なう
2組の中央処理装置と、2組の中央処理装置の計数動作
を監視する交互計数動作監視手段と、タイムアツプした
ときに上記2組の中央処理装置からの出力信号により出
力リレーを作動させる駆動手段とを有する時素リレーで
あって、計数動作時に、上記各中央処理装置はそれぞれ
刻時信号とウィンドウ監視信号を交互に出力し、上記交
互計数動作監視手段は一方の中央処理装置からの刻時信
号と他方の中央処理装置からのウィンドウ監視信号を入
力し、ウィンドウ監視信号の入力中に刻時信号が後縁に
達したことを検出し、他方の中央処理装置に刻時信号の
出力許可信号を送ることを特徴とする。
[作用] この発明においては刻時信号とウィンドウ監視信号を出
力する中央処理装置を2組設け、交互計数動作監視手段
で一方の中央処理装置からの刻時信号を他方の中央処理
装置からのウィンドウ監視信号で交互に監視し、刻時信
号が正常であるときに交互計数動作監視手段から時間計
数信号を出力する。他方の中央処理装置は時間計数信号
を受けて刻時動作を行なう。
[実施例] 第1図はこの発明の一実施例を示すブロック図である。
図に示すように、時素リレーは2個の中央処理装@(以
下、cpuという)1.2と、各CPU1.2に接続さ
れた設定時素部3.4と、交互計数動作監視手段5及び
出力リレー6を駆動する駆動手段7とから構成されてい
る。
各CPUI、2はそれぞれ制御手段11.21と刻時信
号発生手段12.22及び監視信号発生手段13.23
を有する。
計数動作監視手段5は2個のANDゲート51.52を
有する。ANDゲート51にはCPU lの刻時信号発
生手段12からの刻時信号AIとCPU2の監視信号発
生手段23からのウィンドウ監視信号B!を入力し、A
NDゲート52にはCPU2の刻時信号発生手段22か
らの刻時信号B1とCPU1の監視信号発生手段13か
らのウィンドウ監視信号Atを入力するように構成され
ている。このANDゲート51.52の出力信号は各C
PU1.2の制御手段11.12に送られると共に駆動
手段7にも送られる。
駆動手段7はトランジスタ71.72とコンデンサ73
.74及びダイオード75.76からなり、チャージ・
ポンプ式の負電源となっている。
上記のように構成された時素リレーの動作を第2図のフ
ローチャートと第3図の波形図を参照して説明する。
CPtJ lとCPU2に起動作号が入力すると、CP
U1.2の制御手段11.21はそれぞれ設定時素部3
.4にあらかじめ設定されている設定時素を人力して限
時時間Tを設定する(ステップSl〜S4)。次に、C
PU 1の制御手段11は刻時信号発生手段12を起動
し、刻時信号発生手段12を例えば1秒タイマとして動
作させ(ステップS5)、刻時信号発生手段12から第
3図に示すように1秒間低レベルとなる刻時信号A1を
交互計数動作監視手段5のANDゲート51の一方の入
力端子に出力する(ステップS6)。同時に、CPU2
の制御手段21が監視信号発生手段23を起動し、監視
信号発生手段23から第3図に示すように、起動開始し
てから1秒経過する直前で高レベルに立ち上り、1秒経
過直後に立ち下がる一定微小パルス幅を有するウィンド
ウ監視信号(以下、監視信号という)B8をANDゲー
ト51の他方の入力端子に出力する(ステップS7.S
8)。
ANDゲート51は刻時信号A1と監視信号B2を入力
し、監視信号B2が高レベルになっているときに、刻時
信号A、が高レベルになると、時間1秒を計数する微小
パルス幅の計数信号C。
を出力する。この計数信号C8がCPU1.2の各制御
手段11..12に送られる。
CPU lの制御手段11は計数信号C1を入力すると
(ステップS9)、先に設定した限時時間Tから1を減
じタイムアツプしたか否かを判断する(ステップ310
)、一方、CPU2の制御手段21は監視信号B、が高
レベルになっているときに計数信号C3が入力したか否
かを判断しくステップ5ll)、監視信号B、が高レベ
ルのときに計数信号C1が入力すると、CPU lの刻
時信号発生手段12が正常に作動していると判定する。
そして、限時時間Tから1を減じタイムアツプしたか否
かを判断する(ステップ512)。
CP[JIの刻時信号発生手段12が正常に動作して計
数信号CIがCPU2の制御手段21に入力すると、制
御手段21は刻時信号発生手段22を起動し、刻時信号
発生手段22から第3図に示すように1秒間低レベルに
なる刻時信号B、をANDゲート52に出力する(ステ
ップS13゜514)。一方、CPUIの制御手段11
も同時に監視信号発生手段13を起動し、監視信号B8
と同様な監視信号AxをANDゲート52に出力する(
ステップS15.516)。
ANDゲート52は送られた監視信号A、が高レベルに
なっているときに、刻時信号B、が高レベルになると、
時間1秒を計数する計数信号C3をCPUI、2の各制
御手段11.21に送る。
CPU lの制御手段11は監視信号へ!と計数信号C
2とによりCPU2の刻時信号発生手段22が正常に動
作しているか否かを判断する(ステップ517)、そし
て刻時信号発生手段22が正常に動作しており、かつ限
時時間Tが経過していないときは引続いて刻時信号発生
手段12を起動して、刻時信号A、を送り出す(ステッ
プ51B)。
一方、CPU2の制御手段21も限時時間Tが経過する
前に計数信号C3を入力すると、再び監視信号発生手段
23を起動して、監視信号Btを送り出す(ステップS
19.520)。
この一連の動作をCPUI、CPU2で繰返し行ない、
各CPUI、2から出力する刻時信号A1.B1に異常
が発生しているか否かを他のCPU2.lの監視信号B
z、Azで交互に監視する。例えば第3図のT1時にC
PtJlから送り出す刻時信号A+に変動が生じ、刻時
信号A1が高レベルに立ち上がるときが、監視信号B、
の高レベルの位置からずれて、計数信号C1が出力され
ないときは、CPU2の制御手段21はCPU1に事故
が発生したと判断する(ステップsty、そして、故障
表示信号を出力し不図示の表示部に故障表示を行ない、
時間計数動作を停止する(ステップS21)、CPU2
の刻時信号BIに変動が生じたときも、その変動なCP
U1の制御手段11で同様に検知して、故障表示信号を
出力する(ステップ522)。
なお、この時間計数動作中にANDゲート51.52か
ら出力する計数信号CI、Czは駆動手段7のトランジ
スタ71.72のベースに送られるが、計数信号C,,
Ctのパルス幅は微小であるためトランジスタ71.7
2が作動してもコンデンサ71へ充電される電荷は掻め
て小さく、コンデンサ74への電荷の移転はない。
上記計数動作中にCPU1.2の刻時信号発生手段12
.22から送り出す刻時信号At、B+に異常が発生せ
ず、ANDゲート51.52から正常に計数信号C,,
C,が繰返し送り出されて、設定した限時時間Tに達す
ると、CPtJlの制御手段11は、例えば10〜20
KH2の交番信号を設定し、刻時信号発生手段12と監
視信号発生手段工3から180度位相が異なったパルス
信号をANDゲート51とANDゲート52にそれぞれ
送る(ステップS23,524)、一方、CPU2の制
御手段21はrlJ信号を設定し、刻時信号発生手段2
2と監視信号発生手段23から同時に高レベルの「l」
信号をANDゲート51.52に送る(ステップS25
.526)。
この位相が180度異なるパルス信号とrlJ信号を入
力したANDゲート51.52からはデユーティlの駆
動信号を交互に駆動手段7のトランジスタ71.72に
送り、トランジスタ71.72を交互に導通、遮断する
ととによりコンデンサ73の充電と、充電した電荷のコ
ンデンサ74に対する移転を繰返し行ない、出力リレー
6を駆動し、限時信号を出力する。
C発明の効果コ この発明は以上説明したように、刻時信号とウィンドウ
監視信号を出力する中央処理装置を2組設け、交互計数
動作監視手段で一方の中央処理装置からの刻時信号を他
方の中央処理装置からのウィンドウ監視信号で交互に監
視するようにしたから、周囲温度等の変動による時素の
変化な捲めて高い確率で発見することができる。
また、刻時信号が正常であるときに交互計数動作監視手
段から時間計数信号を出力し、他方の中央処理装置は時
間計数信号を受けて刻時動作を行なうようにしたから、
時素の変化が発生したときに刻時動作を停止するため、
常に安全側に作動させることができ、安全性をより向上
させることができる。
【図面の簡単な説明】
第1図はこの発明の実施例を示すブロック図、第2図は
上記実施例の動作を示すフローチャート、第3図は上記
実施例のの動作を示す波形図である。 1.2・・・・中央処理装置(CPU)、3.4・・・
・設定時素部、5・・・・交互計数動作監視手段、6・
・・・出力リレー、7・・・・駆動手段、11.21・
・・・制御手段、12.22・・・・刻時信号発生手段
、13.23・・・・監視信号発生手段、51゜52・
・・・ANDゲート。

Claims (1)

  1. 【特許請求の範囲】  交互に計数動作を行なう2組の中央処理装置と、2組
    の中央処理装置の計数動作を監視する交互計数動作監視
    手段と、タイムアップしたときに上記2組の中央処理装
    置からの出力信号により出力リレーを作動させる駆動手
    段とを有する時素リレーであって、 計数動作時に、上記各中央処理装置はそれぞれ刻時信号
    とウィンドウ監視信号を交互に出力し、上記交互計数動
    作監視手段は一方の中央処理装置からの刻時信号と他方
    の中央処理装置からのウィンドウ監視信号を入力し、ウ
    ィンドウ監視信号の入力中に刻時信号が後縁に達したこ
    とを検出し、他方の中央処理装置に刻時信号の出力許可
    信号を送ることを特徴とする時素リレー。
JP2092152A 1990-04-09 1990-04-09 時素リレー Expired - Lifetime JPH0755658B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2092152A JPH0755658B2 (ja) 1990-04-09 1990-04-09 時素リレー

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2092152A JPH0755658B2 (ja) 1990-04-09 1990-04-09 時素リレー

Publications (2)

Publication Number Publication Date
JPH03292258A true JPH03292258A (ja) 1991-12-24
JPH0755658B2 JPH0755658B2 (ja) 1995-06-14

Family

ID=14046451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2092152A Expired - Lifetime JPH0755658B2 (ja) 1990-04-09 1990-04-09 時素リレー

Country Status (1)

Country Link
JP (1) JPH0755658B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010137763A (ja) * 2008-12-12 2010-06-24 Kyosan Electric Mfg Co Ltd 信号機制御システム
JP2011228110A (ja) * 2010-04-20 2011-11-10 Kyosan Electric Mfg Co Ltd 接点出力装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63144704A (ja) * 1986-12-05 1988-06-16 Railway Technical Res Inst 鉄道信号用出力リレーの駆動回路
JPH03213460A (ja) * 1990-01-19 1991-09-18 Nippon Signal Co Ltd:The 電気転てつ機の制御装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63144704A (ja) * 1986-12-05 1988-06-16 Railway Technical Res Inst 鉄道信号用出力リレーの駆動回路
JPH03213460A (ja) * 1990-01-19 1991-09-18 Nippon Signal Co Ltd:The 電気転てつ機の制御装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010137763A (ja) * 2008-12-12 2010-06-24 Kyosan Electric Mfg Co Ltd 信号機制御システム
JP2011228110A (ja) * 2010-04-20 2011-11-10 Kyosan Electric Mfg Co Ltd 接点出力装置

Also Published As

Publication number Publication date
JPH0755658B2 (ja) 1995-06-14

Similar Documents

Publication Publication Date Title
JPH03292258A (ja) 時素リレー
JPH0463417B2 (ja)
JP6450094B2 (ja) 定周期信号監視回路及び負荷制御用バックアップ信号発生回路
JPH11143841A (ja) 照合回路
JPS60213195A (ja) 遠方監視制御装置
SU1661773A1 (ru) Устройство дл контрол системы электропитани
JPS60128819A (ja) 電源再起動方式
JPH01256480A (ja) エレベータの制御装置
JPH02176917A (ja) マイクロコンピュータのリセット回路
JPH01191918A (ja) マイクロコンピュータ
JPH09212201A (ja) 生産設備用制御回路
JPH03290716A (ja) Pwm制御装置
JPS6226522A (ja) 停電検出・復電制御方式
JP2000010825A (ja) マイコン故障監視システム
JPS60153501A (ja) マイクロプロセツサによる電気付勢装置
JPH0333204B2 (ja)
JP2749994B2 (ja) 数値制御装置
JPS61255445A (ja) Cpu監視回路
JPS5924460B2 (ja) 中央演算処理装置の再起動装置
JPS5917643A (ja) マイクロプロセツサにおけるプログラム暴走防止方式
JPS61233819A (ja) 計算機システムの異常時電源切断装置
JPH0756775A (ja) ウォッチドッグ回路
JPH02266269A (ja) 異常検出回路
JPS60100235A (ja) 自己診断回路
JPH02246612A (ja) ウォッチドックタイマ回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090614

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100614

Year of fee payment: 15

EXPY Cancellation because of completion of term