JPH01191918A

JPH01191918A - マイクロコンピュータ

Info

Publication number: JPH01191918A
Application number: JP63017888A
Authority: JP
Inventors: Shozo Hatakeyama; 畠山　昌三
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-01-27
Filing date: 1988-01-27
Publication date: 1989-08-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、時計機能を有するマイクロコンピュータに関
する。

〔従来の゛技術〕

従来、この種のマイクロコンピュータでは、次の様な停
電対策が施されていた。（１）バックアップ電源をメモ
リ保持だけの為に使い、停電すると即時にＣＰＵ動作を
停止させる。（２）停電になっても時計を働かせる為に
ＣＰＵを常に動作させる。

〔発明が解決しようとする問題点〕

前記の（１）で述べた従来の対策では、瞬時の停電でも
ＣＰＵ動作が停止し時計が誤ってしまう、　　。

また、（２）で述べた対策では、ＣＰＵが常に動作して
いる為に大きな電力量を持つバックアップ電源が必要と
なる。

上述した従来の停電対策では、停電時、ＣＰＵを止めて
しまうか、継続して常時ｃＰＵを動作させておくかの対
策を取っているのに対し、本発明のマイクロコンピュー
タでは停電後ＣＰＵを所定の時間動作させるという相違
点を有する。

〔問題点を解決するための手段〕

前述の問題点に対し、本発明のマイクロコンピュータで
は、時計の基準クロックを生成する発振回路の動作を制
御する制御回路と、停電を検出すると時計の基準クロッ
クを所定時間分だけカウントするカウンタ回路を有して
いる。

〔実施例〕

本発明について図面を参照して説明する。

第１図は本発明の第１の実施例のブロック図である。停
電検出回路１７が停電を検出すると、バックアップ電源
（図示せず）からの電源を受けてローレベルの信号を出
力し、カウンタ制御回路１３はこの信号を入力するとカ
ウンタ回路１４に起動開始の制御信号を送り時計用基準
クロックのパルスをカウンタ回路１４が一つずつカウン
トし、カウンタ値を１ずつインクリメントする。また、
非停電時は、停電検出回路はハイレベル信号を出力し、
カウンタ制御回路１３は、カウンタ回路１４を停止状態
にし、カウント値をリセットする信号を出力する。カウ
ンタ回路１４は所定の値に達すると発振制御回路１１に
ハイレベル信号を出力する様に設計されており、発振制
御回路１１はハイレベル信号を入力すると発振回路１２
を停止させる制御信号を発振回路１２に出力する。通常
、水晶発振子を使った発振回路から出力されるクロック
信号は分周器１５．１６を介してＣＰＵ用クロック信号
および時計用基準クロック信号として使われ、カウンタ
回路でカウントする基準クロックは分周器１（１５）で
分周された信号を使っている。

次に上記の実施例をプログラムで実現すると、第２図の
フローチャートでプログラム構成ができ、このプログラ
ムは停電後例えば１０分間だけ発振器が動作するもので
ある。２１．２６は停電フラグをリセット、２９はセッ
トする命令で非停電、停電状態を記憶し、２３．２７は
停電状態かどうかの判断命令で、２５は停電信号端子の
入力レベルの判断命令、２２は５００ｍ５ごとインタバ
ルを置いてセットされるタイムフラグを検査してタイム
フラグがセットされてから例えば５００ｍ５経過したか
どうかの判断命令、２４は時計用のタイムカウンタに１
をインクリメントする命令、２８は停電用カウンタに１
インクリメントする命令、２Ａは停電から例えば１０分
経過したかどうかの判断命令、２Ｂは停電用カウンタに
初期値をセットする命令、２Ｃは発振器を強制的にスト
ップする命令であり、非停電時には、２２→２３→２５
−２６もしくは５００ｍ５に一回２２→２４→２５→２
６の経路を通って循環しているが、停電状態になると、
プログラムは２５で停電端子の状態をローと判断し、最
初に２５→２７→２９→２Ｂを通り２９で停電フラグを
セットし２Ｂでカウンタを初期化し、その後は、５００
ｍ５に一回２２→２４→２５→２７→２８→２Ａ→２２
と通過し、２８で停電用カウンタに、１インクリメント
してゆく、そして、１０分間に見合うカウント値に達す
ると２Ａで停電後１０分経過したことを判断して２Ｃで
発振器がストップし、プログラムは２Ｃのポイントで止
まる。

第３図は本発明の第２の実施例のブロック図である。停
電検出回路３９で停電を検出するとローレベル信号がカ
ウンタ制御回路３Ａに出力されカウンタ制御回路３Ａは
カウンタ回路■（３７）を起動させる制御信号を送り、
所定の時間経つとカウンタ回路■（３７）は発振制御回
路３３に切変え信号を送り、発振制御回路３３は発振回
路■（３２）を停止させ発振回路■（３４）を起動させ
る０通常、すなわち、非停電時、発振回路■（３４）は
動作しておらず、発振回路■（３２）が分周器■（３１
）、分周器■（３６）を介してｃｐＵ用クワクロックび
、時計用基準クロックを供給している。カウンタ回路■
（３７）は切変え信号を送るとリセットされ再び前記と
同じ動作を、発振回路■（３４）で生成され分周器■（
３５）で分周されて作られた基準クロック信号を使って
実行し、所定時間経過すると、カウント終了の信号を出
力して発振制御回路３３は、発振回路■（３４）及び発
振回路■（３２）を停止させる制御信号を出力する０発
振回路■（３４）が動作している間カウンタ回路■（３
８）は所定時間基準クロックをカウントしており（所定
時間を超えるとすセットされる。もし、所定時間内に停
電から復帰すれば、データバスを介してカウンタ回路■
（３８）の値から時計を更新できる０以上の様にこの第
２の実施例ではＣＰＵ動作時及びＣＰＵ停止時のどちら
にも時計を所定時間有効にできる利点がある。

〔発明の効果〕

本発明のマイクロコンピュータでは、停電後、所定時間
時計のクロックパルスをカウントするようにカウンタ回
路を設定することでＣＰＵの動作時間を決めることがで
きるので、所定時間範囲内の停電では時計を正常に動か
すことができ、所定時間外の長い停電には、ＣＰＵを停
止させ、メモリのデータ保持だけにバックアップ電源を
使うことができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例のブロック図、第２図は
プログラムのフローチャート、第３図は本発明の第２の
実施例のブロック図である。１１・・・発振制御回路、１２・・・発振回路、１３・
・・カウンタ制御回路、１４・・・カウンタ回路、１５
゜１６・・・分周器１１分周器２．１７・・・停電検出
回路、２１．２６・・・停電フラグリセット命令、２２
・・・５００ｍ５経過したかの判断命令、２３．２７・
・・停電状態かどうかの判断命令、２４・・・タイムカ
ウンタに１インクリメントする命令、２５・・・停電信
号入力端子の状態判断命令、２８・・・停電用カウンタ
に１インクリメントする命令、２Ａ・・・１０分経過し
たかどうかの判断命令、２９・・・停電フラグセット命
令、２Ｂ・・・停電用カウンタ初期化命令、２Ｃ・・・
発振器強制ストップ命令、３５，３１．３６・・・分周
器■、■、■、３４．３２・・・発振回路■、■、３３
・・・発振制御回路、３７．３８・・・カウンタ回路■
、■、３９・・・停電検出回路、３Ａ・・・カウンタ制
御回路。

Claims

【特許請求の範囲】

時計機能を有するマイクロコンピュータにおいて、停電
検出回路と時計の基準クロックを生成する発振回路と、
該発振回路の動作を制御する制御回路と、前記基準クロ
ックをカウントするカウンタ回路を有し、前記停電検出
回路が停電を検出した後、時計の基準クロックを生成す
る発振回路を前記カウンタ回路で所定時間動作させ、所
定時間経過後前記時計の基準クロックを生成する発振回
路の動作を停止させることを特徴とするマイクロコンピ
ュータ。