JPH11143841A

JPH11143841A - 照合回路

Info

Publication number: JPH11143841A
Application number: JP9310464A
Authority: JP
Inventors: Shozo Okamoto; 正三岡本; Toshio Takano; 利男高野; Takashi Ishii; 隆志石井; Yasuo Saito; 安雄斉藤
Original assignee: Nippon Signal Co Ltd
Current assignee: Nippon Signal Co Ltd
Priority date: 1997-11-12
Filing date: 1997-11-12
Publication date: 1999-05-28
Anticipated expiration: 2017-11-12
Also published as: JP3529994B2

Abstract

(57)【要約】【課題】２つの演算手段を同じソフトウェアにより同期
動作させ、比較照合が容易なデータを出力させること
で、信頼度の高い照合回路を提供する。【解決手段】同期動作するＵ, Ｖ系のＭＰＵ１, ２と、
各ＭＰＵ１, ２からの比較結果出力を比較する比較回路
３と、から構成され、各ＭＰＵ１, ２は、それぞれΔT
割込信号及びΔT/2 割込信号を発生し同期がとられ、Δ
T 割込信号が発生すると、選択した比較データを他系に
出力して、他系からの入力データと自系の比較対照デー
タとを比較して比較結果出力を比較回路３に出力し、次
に、ΔT/2 割込信号が発生すると、他系に送るデータを
ビット反転させ、更に、ΔT/2割込信号発生後に所定時
間が経過すると、自系の比較対照データをビット反転さ
せる。これにより比較回路３には一致、不一致を交互に
示す比較結果出力が各系から送られ、それらが一致する
と正常動作を示す交番信号が外部に出力される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、同期して動作する
２つの演算手段のそれぞれの演算結果を比較照合してマ
イコンの動作確認を行なう照合回路に関する。

【０００２】

【従来の技術】従来、各種の信号処理装置に用いるマイ
コンは、複数個の演算装置（ＭＰＵ；microprocessor u
nit ）を用いて同様の処理を実行し、それぞれの演算結
果を比較照合することにより高い信頼度を確保するよう
にしたものがあり、このようなマイコンを一般にフェー
ルセーフマイコンと呼んでいる。例えば、２個のＭＰＵ
をマクロ同期動作（各ＭＰＵが同様のプログラムにより
入力、演算、記憶、出力などの処理を同期して行うこ
と）させ、それぞれのＭＰＵの処理結果を定周期で比較
照合するものなどがある。

【０００３】上記のようなマイコンにおける従来の照合
回路の構成は、例えば、図５に示すように、Ｕ系及びＶ
系の２個のＭＰＵと、汎用の比較回路とからなる。ただ
し、図５には、Ｕ系のＭＰＵについて具体的な機能ブロ
ックを示し、このＵ系と同様なＶ系の機能ブロックは省
略してある。図５の回路構成によれば、各系のＭＰＵ
は、内部のタイマを用いて割込信号を交互に出力するこ
とによって同期がとられ、各割込信号の周期をΔT とす
ると、ΔT/2(180 °) の位相差をもって動作する。この
様子は、図６に示すように、例えばＵ系では、内部割込
信号が発生すると割込処理Ｕa が実行され、Ｖ系からの
外部割込信号が入力すると割込処理Ｕb が実行される。
割込処理Ｕa では、比較回路に送る出力データ（例え
ば、データＡu 等）が選択され、次の内部割込信号が発
生するまでの間（時間ΔT ）データＡu が比較回路に出
力される。割込処理Ｕb では、外部割込信号の入力タイ
ミングと自系タイマのカウント値とが比較され、自系の
タイマが正常に動作しているかのチェックが行われる。
また、Ｖ系については、Ｕ系よりもΔT/2 遅れて上記と
同様の処理が行われる。これにより、図７に示すような
タイミングで各系からの出力データが比較回路に入力さ
れ、比較回路は、その比較結果として各系のデータが一
致しているときに、例えば、論理値１を出力し、不一致
のときに論理値０を出力する。

【０００４】したがって、両系のＭＰＵが正常に動作し
ている場合は、比較回路で交番信号が生成される。この
比較結果出力は、外部に送られると共に各系のＭＰＵに
取り込まれてチェックされる。それぞれのＭＰＵでの比
較結果のチェックにより比較回路の異常が検出された場
合には、各ＭＰＵが自系の動作を停止する。また、比較
回路から外部に出力された交番信号は、例えば、信号機
器のフェールセーフ出力回路として用いられる交番信号
増幅回路及び整流回路を介してリレーを駆動するためな
どに用いられる。この場合、マイコンが正常動作して交
番信号が発生するとリレーが動作し、交番信号が途切れ
るとリレーが復帰することによりシステムが安全側に制
御される構成となる。

【０００５】

【発明が解決しようとする課題】しかしながら、上記従
来の回路構成では、Ｕ系及びＶ系について、互いにΔT/
2 の位相差をもつ割込信号を発生させるための別々のソ
フトウェアが必要となり、その開発コストが膨大になる
という問題があった。また、２個のＭＰＵの他に多数の
ビット幅（比較するデータのデータ幅）を比較する、大
規模な比較回路が必要となっていた。しかも、比較回路
の正常動作をチェックするため、比較結果をＭＰＵに戻
して動作の判断処理を行わなければならなかった。

【０００６】更に、各系から比較回路に送られる出力デ
ータが、連続して同じ値になる場合、比較結果として一
致が連続してしまうためエラーとなる。したがって、比
較回路への出力データを常に変化させなければならない
という問題もあった。本発明は上記の点に着目してなさ
れたもので、各系のＭＰＵが同じソフトウェアにより動
作し、容易に比較照合可能なデータを各ＭＰＵが出力す
ることで高い信頼度を確保できる照合回路を提供するこ
とを目的とする。

【０００７】

【課題を解決するための手段】このため本発明のうちの
請求項１に記載の発明は、個別に計時動作を行い、同期
して同じ処理を実行し、該処理データをそれぞれ出力す
る２つの演算手段と、該各演算手段の処理データを比較
照合することにより動作確認を行う比較手段とを備えた
照合回路において、前記各演算手段が、各々の計時動作
に基づいて所定の時間間隔で周期的に第１、２割込信号
を発生する割込信号発生部と、一方の演算手段で発生し
た第１割込信号、及び他方の演算手段で発生した第２割
込信号に基づいて同期をとる同期調整部と、前記第１割
込信号の発生時に、自己の処理データから選択した比較
データを伝送データとして相手方の演算手段に出力する
と共に前記比較データを自己の比較対照データとして保
持し、前記第２割込信号の発生時に、前記伝送データを
ビット反転させて相手方の演算手段に出力し、前記第２
割込信号発生後の所定時間経過時に、前記保持された比
較対照データをビット反転させるデータ制御部と、前記
第１割込信号の発生時及び前記第２割込信号の発生時
に、相手方の演算手段からの伝送データと自己の比較対
照データとが一致するか否かを比較し、該比較結果を前
記比較手段に出力するデータ比較部と、前記第２割込信
号発生後の所定時間経過時に、相手方の演算手段からの
伝送データと自己の比較対照データとを比較して不一致
となるとき、自己での異常発生を検出して動作を停止さ
せる異常検出部と、を備え、前記比較手段が、前記各演
算手段のデータ比較部からの比較結果出力が一致すると
きにのみ正常動作を示す信号を出力する構成とする。

【０００８】かかる構成によれば、各演算手段の割込信
号発生部で、周期が等しく位相のずれた第１、２割込信
号が発生し、異なる演算手段で発生した第１、２割込信
号に基づいて各同期調整部で同期がとられることによ
り、各演算手段が同じソフトウェアで動作して同一の処
理が実行されるようになる。それぞれの演算手段では、
まず、第１割込信号が発生すると、データ制御部で自己
の処理データのうちから比較データが選択され、この比
較データが伝送データとして相手方の演算手段に送られ
ると同時に自己の比較対照データとして保持される。そ
して、各データ比較部は、相手方からの伝送データと自
己の比較対照データとの比較を行ない、その結果を比較
手段に出力する。正常動作時には各データの一致を示す
比較結果が各演算手段から比較手段に送られ、比較手段
から正常動作を示す信号が出力される。次に、第２割込
信号が発生すると、各データ制御部では、伝送データが
ビット反転されて相手方の演算手段に出力される。この
とき比較対照データは、前記第２割込信号発生後に所定
時間が経過するまでの間は、第２割込信号が発生する以
前の状態が保持され、所定時間が経過するとビット反転
されたデータとなる。したがって、正常動作する場合に
は、第２割込信号発生時、相手方からの伝送データと自
己の比較対照データが不一致となり、それを示す比較結
果が各演算手段から比較手段に送られ、比較手段から正
常動作を示す信号が出力される。第２割込信号発生後の
所定時間経過時には、伝送データと比較対照データが一
致するようになる。このとき比較結果が不一致となるよ
うであれば、異常検出部が自己の異常発生を判断してそ
の動作を停止させる。

【０００９】請求項２に記載の発明では、請求項１に記
載の発明において、前記データ比較部は、前記伝送デー
タと前記比較対照データとが一致するときに論理値１を
示し、不一致のときに論理値０を示す１ビットの信号を
比較結果として出力するものとする。かかる構成によれ
ば、比較手段では、各演算手段での比較結果を示す１ビ
ットの信号について一致または不一致の判断が行われる
ようになる。

【００１０】

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図１は、本実施形態の照合回路の構
成を示すブロック図である。図１において、本回路は、
互いに割込信号を発生して同期動作すると共にデータを
交換して比較処理を実行する２つの演算手段としてのＵ
系ＭＰＵ１及びＶ系ＭＰＵ２と、各系のＭＰＵ１, ２か
らの比較結果出力を比較する比較手段としての比較回路
３と、から構成される。

【００１１】Ｕ, Ｖ系ＭＰＵ１, ２は、それぞれ内部タ
イマのカウンタ値に応じて、第１及び第２割込信号であ
るΔT 割込信号及びΔT/2 割込信号を発生し、ΔT/2 割
込信号を外部に出力する端子1a,2a 、ΔT 割込信号を外
部に出力する端子1b,2b 、外部からのΔT/2 割込信号を
入力する端子1c,2c 及び外部からのΔT 割込信号を入力
する端子1d,2d を有する。ここでは、Ｕ系のΔT 割込信
号出力端子1bがＵ, Ｖ系の各ΔT 割込信号入力端子1d,2
d に接続され、Ｖ系のΔT/2 割込信号出力端子2aがＵ,
Ｖ系の各ΔT/2 割込信号入力端子1c,2c に接続され、Ｕ
系のΔT/2 割込信号出力端子1a及びＶ系のΔT 割込信号
出力端子2bは非接続とされる。また、各ＭＰＵ１, ２
は、後述するように比較データを他系に出力するデータ
出力端子1e,2e 及び他系からのデータを入力するデータ
入力端子1f,2f を有し、互いの系のデータ出力端子とデ
ータ入力端子とが接続される。更に、各々のＭＰＵ１,
２は、データの比較結果を出力する比較結果出力端子1
g,2g をそれぞれ有する。

【００１２】比較回路３は、Ｕ系ＭＰＵ１及びＶ系ＭＰ
Ｕ２の各比較結果出力を入力して、互いの比較結果出力
が一致するか否かに応じて交番信号を出力する。次に、
本実施形態の動作について説明する。図２は、本照合回
路における処理の流れを示す図である。ただし、図２に
は、Ｕ系ＭＰＵ１についての具体的な機能ブロックを示
し、矢印の方向に従って各処理が実行されるものとし、
Ｖ系ＭＰＵ２についてはＵ系と同様であるため省略す
る。また、図３は、Ｕ, Ｖ系ＭＰＵ１, ２の各データの
変化を示す図である。

【００１３】図において、Ｕ, Ｖ系ＭＰＵ１, ２は、そ
れぞれ内部のタイマを用い、タイマのカウンタ値が時間
ΔT,ΔT/2 に相当する値となった時に、ΔT 割込信号及
びΔT/2 割込信号を出力する（図２のS1,S2,S2' ）。そ
して、Ｕ系ＭＰＵ１のΔT 割込信号出力端子1bから出力
されたΔT 割込信号は、両系のΔT 割込信号入力端子1
d,2d に送られ、また、Ｖ系ＭＰＵ２のΔT/2 割込信号
出力端子2aから出力されたΔT/2 割込信号は、両系のΔ
T/2 割込信号入力端子1c,2c に送られる。なお、Ｕ系Ｍ
ＰＵ１のΔT/2 割込信号及びＶ系ＭＰＵ２のΔT 割込信
号は使用されない。ここでは、ΔT 割込信号はＵ系ＭＰ
Ｕ１で発生させ、ΔT/2 割込信号はＶ系ＭＰＵ２で発生
させるものとする。

【００１４】まず、ΔT 割込信号が発生すると（S2）、
各ＭＰＵ１, ２ではΔT 割込処理Ｆa が実行される。こ
のΔT 割込処理Ｆa では、最初に、ΔT 割込信号の入力
タイミングが内部タイマでカウントした時間ΔT に一致
するか否かがチェックされる（S3,S4 ）。即ち、Ｕ系で
は、自系で生成したΔT 割込信号により内部タイマのセ
ルフチェックが行われ、Ｖ系では、Ｕ系で発生したΔT
割込信号を用いて自系の内部タイマの動作が監視され
る。ΔT 割込信号の入力タイミングが不一致になると、
内部タイマの故障が判断されてＭＰＵの動作が停止され
る（S5）。一方、ΔT 割込信号の入力タイミングが一致
した場合には、内部タイマのカウンタ値がクリアされる
（S6）。

【００１５】上記の処理により各系の内部タイマの正常
動作が確認されると、ＭＰＵ１, ２は、それぞれ比較デ
ータを発生する（S7）。この比較データは、例えば、フ
ロー番号、処理結果、主要メモリの内容、故障診断結果
など、ＭＰＵの故障が即反映しやすいデータのうちの１
つを選択したものであり、次のΔT 割込信号が発生する
まで同一のデータが選択される。ここでは、図３に示す
ように、比較データＡが選択された後、比較データＢ,
Ｃ, …が順次選択されるものとする。

【００１６】上記比較データＡは、例えばＵ系について
考えると、Ｕ系内に一旦記憶され、その記憶データが出
力データＡ_UPとしてデータ出力端子1eから出力され（S
8）、Ｖ系のデータ入力端子2fに送られてＶ系の入力デ
ータＡ_UPとなる。また、データ入力端子1fには、Ｖ系か
らの出力データＡ_VPが入力されＵ系の入力データＡ_VPと
なる。ここでは、ΔT 割込処理Ｆa で伝送されるデータ
をポジティブデータと呼び、図３には白地に記した
Ａ_UP, Ａ_VP等で示すことにして、後述するΔT/2 割込処
理Ｆb で伝送されるビット反転されたデータ（ネガティ
ブデータと呼び、図３には黒地に記したＡUN, ＡVN等で
示す）と区別するものとする。また、Ｕ系内の記憶デー
タは、ここではビット反転されることなく比較対照デー
タＡ_UPとされて、Ｖ系からの入力データＡ_VPとの比較が
行われる（S10 ）。

【００１７】図４(a) には、ΔT 割込処理時のデータの
状態をまとめた概念図を示す。図に示した正常動作時に
は、Ｕ系の比較対照データＡ_UPと入力データＡ_VPとが一
致し、その比較結果を示す比較結果出力が比較結果出力
端子1gから比較回路３に出力される（S11 ）。この比較
結果出力は、例えば、比較結果が一致する場合に論理値
１となり、不一致の場合には論理値０となるものとし、
割込信号発生直後の状態が、次の割込信号発生までの間
維持されるものとする。また、Ｖ系においても上記と同
様の処理が行なわれ、Ｖ系の比較結果出力が比較結果出
力端子1gから比較回路３に出力される。

【００１８】そして、比較回路３では、Ｕ, Ｖ系からの
各比較結果出力を比較して、互いに一致するか否かが判
別される。各比較結果出力が一致する場合には、その比
較結果出力が外部に出力され、不一致の場合には、比較
結果出力の外部への出力が遮断される。なお、比較回路
３は、外部への出力を一旦遮断すると、その後に比較結
果出力が一致したときでも出力を遮断し続けるものとす
る。

【００１９】上記の動作によりΔT 割込処理Ｆa が終了
し、次にΔT/2 割込信号が発生すると（S2' ）、ΔT/2
割込処理Ｆb が行われる。ΔT/2 割込処理Ｆb では、ま
ず、ΔT/2 割込信号の入力タイミングが内部タイマでカ
ウントした時間ΔT/2 に略一致するかがチェックされる
（S3',S4' ）。ここでは、Ｖ系からのΔT/2 割込信号を
用いてＵ系の内部タイマの動作が監視され、Ｖ系では内
部タイマのセルフチェックが行われる。ΔT/2 割込信号
の入力タイミングが不一致になると、内部タイマの故障
を判断してＭＰＵの動作が停止される（S5）。入力タイ
ミングが一致した場合には、次のデータ比較処理に進
む。

【００２０】ここでも例えばＵ系について考えると、比
較データに関しては、ΔT 割込処理Ｆa で選択された比
較データＡがΔT/2 割込処理Ｆb においても維持され
る。一方、出力データについては、Ｕ系内の記憶データ
がビット反転されて前述のネガティブデータＡUNとな
り、この反転された記憶データが出力データＡUNとして
データ出力端子1eから出力され（S8）、Ｖ系のデータ入
力端子2fに送られてＶ系の入力データＡUNとなる。この
とき、データ入力端子1fには、Ｖ系からのネガティブ出
力データＡVNが入力されてＵ系の入力データＡVNとな
る。

【００２１】また、ΔT/2 割込信号が発生してから一定
の時間（次の割込信号が発生するまでの時間よりは短い
時間であり、予めソフトウェア上で設定した時間）の間
は、Ｕ系内の記憶データを比較対照データとする処理が
中断される。即ち、この間の比較対照データは、ΔT 割
込処理時と同様のポジティブデータＡ_UPとなる。そし
て、この比較対照データＡ_UPとＶ系からの入力データＡ
VNとの比較が行われる（S10 ）。

【００２２】図４(b) には、このときの各データの状態
をまとめた概念図を示す。図に示した正常動作時には、
Ｕ系の比較対照データＡ_UPと入力データＡVNとが不一致
となるため、その比較結果を示す論理値０の比較結果出
力が比較結果出力端子1gから比較回路３に出力される。
一方、例えば、Ｕ, Ｖ系間の伝送路の固定故障等が発生
して異常動作するような場合には、入力データがポジテ
ィブデータのままとなるため、比較結果が一致するよう
になり論理値１の比較結果出力が比較回路３に出力され
る。この比較結果出力の状態は、ΔT/2 割込信号の発生
直後に決定されると、次のΔT 割込信号が発生するまで
同じ状態が維持される。また、Ｖ系においても上記と同
様の処理が行なわれ、その比較結果出力が比較回路３に
出力される。そして、比較回路３において、各系からの
比較結果出力が一致するか否かの判別が行なわれ、一致
する場合にはその比較結果出力（論理値０）が外部に出
力され、不一致の場合には外部への出力が遮断される。

【００２３】次に、上記のΔT/2 割込信号が発生してか
ら一定の時間が経過すると、ビット反転された記憶デー
タが比較対照データとされ、即ち、比較対照データがネ
ガティブデータＡUNとなる。またこのとき、出力データ
ＡUNの他系への伝送が中断され、各系の入力データにつ
いては中断以前の状態（ネガティブ）が維持される。図
４(c) には、このときの各データの状態をまとめた概念
図を示す。そして、維持された入力データと比較対照デ
ータとを比較するネガティブデータチェックが行われる
（図２のS12 ）。

【００２４】ネガティブデータチェックでは、自系内の
データ伝送路で固定故障等が発生したか否かをチェック
するために行われる。即ち、前記固定故障等が発生した
ときには、比較対照データがポジティブのままとなるた
め、入力データとの比較結果が不一致となり、一方、正
常に動作するときは、各データがネガティブとなって比
較結果が一致する。したがって、比較結果が一致すると
きは自系の処理が継続され、不一致になるとそれ以降の
自系の処理が停止される（S13 ）。一方の系の処理が停
止すると、他方の系においても、以降の処理で入力デー
タが変化しなくなるので、相手方の系の故障が検出され
る。

【００２５】上記の処理によりΔT/2 割込処理Ｆb が終
了し、次のΔT 割込信号が発生すると、上述したΔT 割
込処理Ｆa が繰り返され、比較データＢ, Ｃ, …につい
ての照合処理が順次行われる。したがって、本実施形態
では、Ｕ系ＭＰＵ１について、図２のS1,S2,S2' が割込
信号発生部として機能し、S3〜S6,S3',S4'が同期調整部
として機能し、S7〜S9がデータ制御部として機能し、S1
0,S11 がデータ比較部として機能し、S12,S13 が異常検
出部として機能する。また、Ｖ系ＭＰＵ２についても同
様である。

【００２６】これにより、各ＭＰＵが正常に動作してい
るときには、Ｕ, Ｖ系からそれぞれ比較結果出力として
交番信号が出力され、各系から同一の交番信号が出力さ
れているときにのみ比較回路３から外部に交番信号が出
力される。一方、本回路のいずれかの部分で故障が発生
すれば、各系からの比較結果出力が一致しなくなり比較
回路３からの交番信号の出力がなくなって故障が検知さ
れる。

【００２７】上述したように本実施形態によれば、Ｕ,
Ｖ系のＭＰＵ１, ２でそれぞれΔT割込信号及びΔT/2
割込信号を発生させ、Ｕ系のΔT 割込信号とＶ系のΔT/
2 割込信号とを用いて同期をとる構成としたことで、従
来別々のソフトウェアで動作させていたＵ, Ｖ系のＭＰ
Ｕを同一のソフトウェアで動作させることができるた
め、開発コストの低減を図ることが可能になる。また、
比較回路３は、各ＭＰＵ１, ２からの比較結果出力、即
ち、１ビットの交番信号を比較するだけで済むため、小
規模な回路構成で比較回路３を実現できる。更に、各Ｍ
ＰＵ１, ２において他系からの入力データと自系の比較
対照データとの比較が行なわれ、その比較処理は、比較
データを適宜にビット反転させて一致と不一致の両方を
判断して行なわれるため、本回路内での固定故障等を検
出することができると共に、比較データが連続して同じ
値になる場合であっても、比較回路３に送られる比較結
果出力は周期的に変化して比較回路３でのエラー発生を
防止できる。

【００２８】

【発明の効果】以上説明したように、請求項１に記載の
発明は、各演算手段においてそれぞれ第１、２割込信号
を発生させ、異なる演算手段で発生した第１、２割込信
号を用いて同期をとる構成としたことによって、２つの
演算手段を同一のソフトウェアで動作させることができ
るため、開発コストの低減を図ることが可能になる。ま
た、各演算手段において、相手方からの伝送データと自
己の比較対照データとの比較が行なわれ、その比較処理
は、比較データを適宜にビット反転させて一致と不一致
の両方を判断して行なわれるようにしたことで、本回路
内での固定故障等を確実に検出することができ、更に、
比較データが連続して同じ値になる場合であっても、比
較手段に送られる比較結果出力は周期的に変化するの
で、比較手段でのエラー発生を防止することも可能であ
る。

【００２９】また、請求項２に記載の発明は、上記発明
の効果に加えて、各データ比較部が比較結果と１ビット
の信号を出力するようにしたことで、比較手段は各演算
手段からの１ビットの信号を処理するだけで済むため、
小規模な回路構成で比較手段を実現できる。

【図面の簡単な説明】

【図１】本発明の実施形態の構成を示すブロック図であ
る。

【図２】同上実施形態の処理の流れを説明する図であ
る。

【図３】同上実施形態の各データの変化を示す図であ
る。

【図４】同上実施形態の各処理段階のデータ状態をまと
めた概念図である。

【図５】従来の照合回路の構成及び処理の流れを説明す
る図である。

【図６】従来の照合回路の各データの変化を示す図であ
る。

【図７】従来の照合回路の各系出力データ及び比較結果
を示す図である。

【符号の説明】

１Ｕ系ＭＰＵ２Ｖ系ＭＰＵ３比較回路 1a〜1g,2a 〜2g 端子Ｆa,Ｆb 割込処理Ａ, Ｂ, Ｃ, … 比較データ

───────────────────────────────────────────────────── フロントページの続き (72)発明者斉藤安雄埼玉県浦和市上木崎１丁目13番８号日本信号株式会社与野事業所内

Claims

【特許請求の範囲】

【請求項１】個別に計時動作を行い、同期して同じ処理
を実行し、該処理データをそれぞれ出力する２つの演算
手段と、該各演算手段の処理データを比較照合すること
により動作確認を行う比較手段とを備えた照合回路にお
いて、前記各演算手段が、各々の計時動作に基づいて所定の時
間間隔で周期的に第１、２割込信号を発生する割込信号
発生部と、一方の演算手段で発生した第１割込信号、及
び他方の演算手段で発生した第２割込信号に基づいて同
期をとる同期調整部と、前記第１割込信号の発生時に、
自己の処理データから選択した比較データを伝送データ
として相手方の演算手段に出力すると共に前記比較デー
タを自己の比較対照データとして保持し、前記第２割込
信号の発生時に、前記伝送データをビット反転させて相
手方の演算手段に出力し、前記第２割込信号発生後の所
定時間経過時に、前記保持された比較対照データをビッ
ト反転させるデータ制御部と、前記第１割込信号の発生
時及び前記第２割込信号の発生時に、相手方の演算手段
からの伝送データと自己の比較対照データとが一致する
か否かを比較し、該比較結果を前記比較手段に出力する
データ比較部と、前記第２割込信号発生後の所定時間経
過時に、相手方の演算手段からの伝送データと自己の比
較対照データとを比較して不一致となるとき、自己での
異常発生を検出して動作を停止させる異常検出部と、を
備え、前記比較手段が、前記各演算手段のデータ比較部からの
比較結果出力が一致するときにのみ正常動作を示す信号
を出力する構成としたことを特徴とする照合回路。
【請求項２】前記データ比較部は、前記伝送データと前
記比較対照データとが一致するときに論理値１を示し、
不一致のときに論理値０を示す１ビットの信号を比較結
果として出力することを特徴とする請求項１記載の照合
回路。