JPS6257051A - 多重系の相互同期方法 - Google Patents
多重系の相互同期方法Info
- Publication number
- JPS6257051A JPS6257051A JP60196782A JP19678285A JPS6257051A JP S6257051 A JPS6257051 A JP S6257051A JP 60196782 A JP60196782 A JP 60196782A JP 19678285 A JP19678285 A JP 19678285A JP S6257051 A JPS6257051 A JP S6257051A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- time
- information
- value
- central processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、多重系における相互同期方式、すなわ、ち
、各基に備えたタイマのタイムアツプ情報を用いて相互
に割込み又はステータスを入力することにより多重系の
同期をとる方式に関するものである。
、各基に備えたタイマのタイムアツプ情報を用いて相互
に割込み又はステータスを入力することにより多重系の
同期をとる方式に関するものである。
［従来技術とその欠点］
従来の同期方式では、相互同期の目的を達成するのに、
いずれも複雑なハード構成を必要とした。その−例を述
べれば、自系のタイミング信号と他系のタイミング信号
の周波数差を位相比較器又はバッファ蓄積量検出器を用
いて検出し、その検出】に基いて第１制御信号を作成す
る回路と第１制御信号の変化量を検出して第２制御信号
を作成する回路を設け、第１、第２制御信号によりクロ
ック発生回路への制御荷重を変える回路を用いるもので
あり（特開昭５０−１１５７１５号公報）、また、他の
例は、自系タイミング情報と他系タイミング情報の位相
差を検出し、その位相差を合成して一個の制御信号とし
、この制御信号により自系のクロック信号発生回路を制
御するため、クロック情報抽出回路と、位相比較タイミ
ングを設定するための分周回路と、位相比較器と、及び
位相合成回路を必要としている（特開昭４９−１３４２
０９号公報）。
いずれも複雑なハード構成を必要とした。その−例を述
べれば、自系のタイミング信号と他系のタイミング信号
の周波数差を位相比較器又はバッファ蓄積量検出器を用
いて検出し、その検出】に基いて第１制御信号を作成す
る回路と第１制御信号の変化量を検出して第２制御信号
を作成する回路を設け、第１、第２制御信号によりクロ
ック発生回路への制御荷重を変える回路を用いるもので
あり（特開昭５０−１１５７１５号公報）、また、他の
例は、自系タイミング情報と他系タイミング情報の位相
差を検出し、その位相差を合成して一個の制御信号とし
、この制御信号により自系のクロック信号発生回路を制
御するため、クロック情報抽出回路と、位相比較タイミ
ングを設定するための分周回路と、位相比較器と、及び
位相合成回路を必要としている（特開昭４９−１３４２
０９号公報）。
このような複雑なハード構成を用いるから、構成部品が
多くなり、信頼度を低下させる、あるいは装置が大きく
なってしまうという欠点があった。
多くなり、信頼度を低下させる、あるいは装置が大きく
なってしまうという欠点があった。
［この発明の目的］
この発明は、上記の点に鑑み、最少限の簡単な構成によ
り、可及的にソフトウェアによる処理に適する構成とし
て、ハードウェア要素を少なくし、小型で高いフェイル
セーフ性を有する多重系の相互同期方式を提供すること
を目的とする。
り、可及的にソフトウェアによる処理に適する構成とし
て、ハードウェア要素を少なくし、小型で高いフェイル
セーフ性を有する多重系の相互同期方式を提供すること
を目的とする。
［目的達成手段］
上記の目的を達成するため、この発明は、多重系の各県
に尚−の構成要素を付加した。すなわち、その構成要素
とは、中央処理装置にタイマと多数決回路とを結合して
、所定タイミングにおいてタイマ値をセットし、所定時
間経過時にタイムアツプ情報を出力させ、自系及び他系
のタイマからのタイムアツプ情報を多数決回路に入力し
て多数決が得られたときにその多数決出力を自系の中央
処理装置に割込み又はステータスとして入力することで
あり、また、割込み入力などの度に、自系のタイマの値
が一定値以内かどうかを判断して自己診断機能を備えた
ものである。
に尚−の構成要素を付加した。すなわち、その構成要素
とは、中央処理装置にタイマと多数決回路とを結合して
、所定タイミングにおいてタイマ値をセットし、所定時
間経過時にタイムアツプ情報を出力させ、自系及び他系
のタイマからのタイムアツプ情報を多数決回路に入力し
て多数決が得られたときにその多数決出力を自系の中央
処理装置に割込み又はステータスとして入力することで
あり、また、割込み入力などの度に、自系のタイマの値
が一定値以内かどうかを判断して自己診断機能を備えた
ものである。
［この発明の実施例］
次に、この発明の実施例を図面に基いて説明する。
第１図は三重系の場合を示す。いずれの系にも、■系に
ついて示すように、中央処理装置１、タイマ２及び多数
決回路３が備えられるが、図面を簡単にするため、■系
及び■系の内容を省略しである。
ついて示すように、中央処理装置１、タイマ２及び多数
決回路３が備えられるが、図面を簡単にするため、■系
及び■系の内容を省略しである。
以下、代表的に１系について、その構成及び作用を説明
する。
する。
タイマ２は、中央処理装置１のクロックパルス発生器か
らのクロック又はタイマ固有のクロック発生器からのク
ロックを用いてカウントを開始する。タイマ２の設定値
は中央処理装置のタイマ値制御手段４ｂによって設定さ
れ、タイマ値段定時から所定時間経過後、例えば、２０
０＋＋Ｓ後にタイムアツプになるように、タイマ値Ｘが
設定される。
らのクロック又はタイマ固有のクロック発生器からのク
ロックを用いてカウントを開始する。タイマ２の設定値
は中央処理装置のタイマ値制御手段４ｂによって設定さ
れ、タイマ値段定時から所定時間経過後、例えば、２０
０＋＋Ｓ後にタイムアツプになるように、タイマ値Ｘが
設定される。
タイマ２のタイムアツプ情報は自系の多数決回路３及び
他の各県の多数決回路に与えられる。
他の各県の多数決回路に与えられる。
いずれか二基がタイムアツプ情報を出力すると、多数決
回路３は多数決出力を出力し、これを中央処理装置１に
割込み信号又はステータス信号Ｓ１として入力する。こ
の入力があったときは、中央処理装置は第３図に示す処
理を行なう。
回路３は多数決出力を出力し、これを中央処理装置１に
割込み信号又はステータス信号Ｓ１として入力する。こ
の入力があったときは、中央処理装置は第３図に示す処
理を行なう。
制御部４には、また、タイマ値読取り手段４ａが設けら
れ、そのタイマ値設定時とそれより所定時間経過後、タ
イマ２の内容を読取り、タイマ２が子宮に動作している
ことを診断する。
れ、そのタイマ値設定時とそれより所定時間経過後、タ
イマ２の内容を読取り、タイマ２が子宮に動作している
ことを診断する。
第２図において、制御部４のタイマ値読取り手段４ａ及
びタイマ値制御手段４ｂは、実際上はいずれも制御プロ
グラムのルーチンで構成されている。
びタイマ値制御手段４ｂは、実際上はいずれも制御プロ
グラムのルーチンで構成されている。
続いて、上記の構成による一連の動作を第３図ないし第
５図の図面に基いて説明すると、割込み信号又はステー
タス信号Ｓ１の入力に基いて割込み信号又はステータス
信号をリセットするとともに（Ｐｌ）、そのときのタイ
マ値を読取り（Ｐ２）、メモリ５に格納する（Ｐａ）。
５図の図面に基いて説明すると、割込み信号又はステー
タス信号Ｓ１の入力に基いて割込み信号又はステータス
信号をリセットするとともに（Ｐｌ）、そのときのタイ
マ値を読取り（Ｐ２）、メモリ５に格納する（Ｐａ）。
そしてタイマ値が正常であるかどうかを判断する（Ｐ４
）。タイマ値が正常の場合は、タイマ２に所定の値（図
示の例では“１００”）をセットする（Ｐｓ）。以上の
割込み入力（第４図の王。）からタイマ値セットまでの
ルーチン＜ＴＩ ）が第４図のＳＰである。
）。タイマ値が正常の場合は、タイマ２に所定の値（図
示の例では“１００”）をセットする（Ｐｓ）。以上の
割込み入力（第４図の王。）からタイマ値セットまでの
ルーチン＜ＴＩ ）が第４図のＳＰである。
その後、各県においてタスク処理を開始する。
そして、その間、タイマ２は’ １００ ”から各タイ
マ２に与えられたクロックにより、“９９”、”９８″
Ｚ１１９７”、・・・とカウントダウンする。但しこの
場合、タイマ２はダウンカウンタの例である。タイマ値
が所定の値（第４図の例では“９６”）になったときに
、タイマ値読取り手段４ａが再びタイマ２の値を読取り
（Ｐｙ ）、これをメモリ５に格納して（Ｐａ）、入力
したタイマ値が正常かどうかを判断する（Ｐ、）。
マ２に与えられたクロックにより、“９９”、”９８″
Ｚ１１９７”、・・・とカウントダウンする。但しこの
場合、タイマ２はダウンカウンタの例である。タイマ値
が所定の値（第４図の例では“９６”）になったときに
、タイマ値読取り手段４ａが再びタイマ２の値を読取り
（Ｐｙ ）、これをメモリ５に格納して（Ｐａ）、入力
したタイマ値が正常かどうかを判断する（Ｐ、）。
今、自系と一系のタイマは正常であるが、■系のタイマ
が異常のためカウントダウンしないとした場合の自系の
多数決回路３の動作を説明すると、第５図に示すように
、Ｔ１では、いずれの系のタイマの値も“ｉ ｏ ｏ
”であったが、自系がＴ２に最も先にタイムアツプ情報
を出力し、次いで一系がタイムアツプ情報を出力するが
、■系のタイマはいつまで経ってもタイムアツプしない
。しかし、多数決回路３は一系のタイムアツプ情報出力
時に多数決出力するので、■系、■系及び一系の中央処
理装置にはそれぞれ割込み入力がされ、たとえ■系が異
常であっても自系と一系により動作は継続され、システ
ムの機能は維持される。
が異常のためカウントダウンしないとした場合の自系の
多数決回路３の動作を説明すると、第５図に示すように
、Ｔ１では、いずれの系のタイマの値も“ｉ ｏ ｏ
”であったが、自系がＴ２に最も先にタイムアツプ情報
を出力し、次いで一系がタイムアツプ情報を出力するが
、■系のタイマはいつまで経ってもタイムアツプしない
。しかし、多数決回路３は一系のタイムアツプ情報出力
時に多数決出力するので、■系、■系及び一系の中央処
理装置にはそれぞれ割込み入力がされ、たとえ■系が異
常であっても自系と一系により動作は継続され、システ
ムの機能は維持される。
また、■系においては、上記のようにしてタイマの異常
により、■系はシステムから分離する。■系のタイマ値
の異常が多数決回路その他の構成要素の異常に基く場合
も、■系はシステムから分離することになる。
により、■系はシステムから分離する。■系のタイマ値
の異常が多数決回路その他の構成要素の異常に基く場合
も、■系はシステムから分離することになる。
［第１発明の効果］
上述のように、第１発明によれば、各県にはタイマと多
数決回路のみの簡単な構成要素を付加することにより、
各県の相互同期を実現することができる。
数決回路のみの簡単な構成要素を付加することにより、
各県の相互同期を実現することができる。
［第２発明とその実施例］
上述した思想は、各県において自系及び他系から入力す
るタイムアツプ情報の多数決をとって、その多数決出力
により自系に割込みをかけるようにしたものである。
るタイムアツプ情報の多数決をとって、その多数決出力
により自系に割込みをかけるようにしたものである。
第２発明は第１発明を実施する場合においてタイマの異
常を検出することを目的とする。
常を検出することを目的とする。
第２発明は、上記の目的を達成するため、各県において
自系及び他系のタイマの値を読取り、各時点における各
県のタイマ値が基準値から一定時間（±α）以内かどう
かの判断をし、その各県の結果について多数決をとって
、その多数決と異なるタイマ値を有する系をシステムか
ら分離するようにしたものである。
自系及び他系のタイマの値を読取り、各時点における各
県のタイマ値が基準値から一定時間（±α）以内かどう
かの判断をし、その各県の結果について多数決をとって
、その多数決と異なるタイマ値を有する系をシステムか
ら分離するようにしたものである。
［第２発明の効果］
このように、第２発明によれば、各県のタイマが動作し
ても、そのタイマ自体が異常であるため一系のタイマ値
が多数決のタイマ値と異なる場合には、その−系の異常
が診断発見される。
ても、そのタイマ自体が異常であるため一系のタイマ値
が多数決のタイマ値と異なる場合には、その−系の異常
が診断発見される。
従って、その系をシステムから分離することにより、シ
ステム全体の信頼性を保証することができる。
ステム全体の信頼性を保証することができる。
図面はこの発明の実施例を示すものであり、第１図はこ
の発明の基本的な構成を示すブロック図、第２図は第１
発明の一実施例における主として中央処理装置の内部構
成を示す１０７９図、第３図は中央処理装置の動作を説
明するためのフローチャート、第４図は割込み当初の動
作を説明するためのタイムチャート、第５図は各県のタ
イマの動作及び多数決回路の動作を説明するためのタイ
ムチャートである。
の発明の基本的な構成を示すブロック図、第２図は第１
発明の一実施例における主として中央処理装置の内部構
成を示す１０７９図、第３図は中央処理装置の動作を説
明するためのフローチャート、第４図は割込み当初の動
作を説明するためのタイムチャート、第５図は各県のタ
イマの動作及び多数決回路の動作を説明するためのタイ
ムチャートである。
Claims (2)
- （１）（イ）各系の中央処理装置に起動時より所定時間
経過した時にタイムアップ情報を出力するタイマと多数
決回路を備え、 （ロ）各系においてその中央処理装置が割込み入力又は
ステータス入力をする度に、それぞれ自系のタイマを起
動させ、自系のタイムアップ情報と他系からのタイムア
ップ情報の多数決をとって、その多数決出力により自系
の中央処理装置に割込み等をかけるとともに、 （ハ）割込み等が入力する度に、自系のタイマ値を読み
、その値が一定値以内のときは、自系のタイマが正常で
あると判断し、それ以外のときはタイマ、多数決回路な
どが異常であると判断すること、 を特徴とする多重系の相互周期方式。 - （２）（イ）各系の中央処理装置に起動時より所定時間
経過した時にタイムアップ情報を出力するタイマと多数
決回路を備え、 （ロ）各系においてその中央処理装置が割込み入力又は
ステータス入力をする度に、それぞれ自系のタイマを起
動させ、自系のタイムアップ情報と他系からのタイムア
ップ情報の多数決をとって、その多数決出力により自系
の中央処理装置に割込み等をかけるとともに、 （ハ）各系において割込み入力時における各系のタイマ
値を読込み、自系のタイマ値が、他系のタイマ値と一定
値以上の差がある場合に、自系を分離させること、 を特徴とする多重系の相互周期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60196782A JPH083811B2 (ja) | 1985-09-05 | 1985-09-05 | 多重系の相互同期方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60196782A JPH083811B2 (ja) | 1985-09-05 | 1985-09-05 | 多重系の相互同期方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6257051A true JPS6257051A (ja) | 1987-03-12 |
| JPH083811B2 JPH083811B2 (ja) | 1996-01-17 |
Family
ID=16363540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60196782A Expired - Lifetime JPH083811B2 (ja) | 1985-09-05 | 1985-09-05 | 多重系の相互同期方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH083811B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6389041B1 (en) | 1997-12-05 | 2002-05-14 | Hitachi, Ltd. | Synchronization system and synchronization method of multisystem control apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52131438A (en) * | 1976-04-27 | 1977-11-04 | Mitsubishi Electric Corp | Multiplication driving system |
-
1985
- 1985-09-05 JP JP60196782A patent/JPH083811B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52131438A (en) * | 1976-04-27 | 1977-11-04 | Mitsubishi Electric Corp | Multiplication driving system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6389041B1 (en) | 1997-12-05 | 2002-05-14 | Hitachi, Ltd. | Synchronization system and synchronization method of multisystem control apparatus |
| US7158521B2 (en) | 1997-12-05 | 2007-01-02 | Hitachi, Ltd. | Synchronization system and synchronization method of multisystem control apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH083811B2 (ja) | 1996-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5572620A (en) | Fault-tolerant voter system for output data from a plurality of non-synchronized redundant processors | |
| JP2002503371A (ja) | 多数決用ハードウエア設計と、多数決の試験および保守 | |
| US6943590B2 (en) | Clock monitoring apparatus | |
| US7284142B2 (en) | Real time interrupt module for operating systems and time triggered applications | |
| JP3072720B2 (ja) | 情報処理装置 | |
| JP2001326566A (ja) | クロック異常検出回路 | |
| JPS6257051A (ja) | 多重系の相互同期方法 | |
| JPH11143841A (ja) | 照合回路 | |
| JPS58189745A (ja) | 多重系装置における故障検知方法 | |
| JP2588290B2 (ja) | データ入出力システム | |
| JPS5855535B2 (ja) | 車両用マルチコンピユ−タ装置 | |
| US6859912B2 (en) | Method and circuit arrangement for clock recovery | |
| JPH031734A (ja) | クロックスリップ検出回路 | |
| SU1661773A1 (ru) | Устройство дл контрол системы электропитани | |
| JPH0326696Y2 (ja) | ||
| JPH05219097A (ja) | タイミング信号監視回路 | |
| JPS63310211A (ja) | クロック障害検出回路 | |
| JPS6272022A (ja) | Ｌｓｉシステムクロック監視装置 | |
| JP3166644B2 (ja) | データ変化検出装置 | |
| JPH04160918A (ja) | クロック障害検出回路 | |
| JPH0541643A (ja) | クロツク障害検出方式 | |
| JPS6361350A (ja) | 情報処理方式 | |
| JPH0638240B2 (ja) | 多重系フェイルセーフコンピュータシステム | |
| JPS61262853A (ja) | 高信頼性コンピユ−タ | |
| JPS58178451A (ja) | マイクロコンピユ−タ制御装置 |