JPS61127045A - プロセツサ暴走防止装置 - Google Patents
プロセツサ暴走防止装置Info
- Publication number
- JPS61127045A JPS61127045A JP59250051A JP25005184A JPS61127045A JP S61127045 A JPS61127045 A JP S61127045A JP 59250051 A JP59250051 A JP 59250051A JP 25005184 A JP25005184 A JP 25005184A JP S61127045 A JPS61127045 A JP S61127045A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- counter
- software
- cpu1
- runaway
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はＲＯＭもしくはＲＡＭに格納したソフトウェア
によって動作するプロセッサの暴走を防止する装置に関
するものである。
によって動作するプロセッサの暴走を防止する装置に関
するものである。
従来この種の装置は特開昭５５−５７９５６．特開昭５
７−４８１４３．５０００４，５５４３２．特開昭５９
−１１４６５２ に示されているようにアナログ回路
を用いたり、デジタル回路であっても比較回路を並列に
動作させるような複雑な回路によってプロセッサの暴走
を防止していた。
７−４８１４３．５０００４，５５４３２．特開昭５９
−１１４６５２ に示されているようにアナログ回路
を用いたり、デジタル回路であっても比較回路を並列に
動作させるような複雑な回路によってプロセッサの暴走
を防止していた。
しかし、一般にアナログ回路は部品のはらつきの多さ、
温度特性の悪さ等によシ高精度の回路は難しく、また回
路を高精度化しようとすると回路の大規模化、高額化は
避けられなかったっこれに対してデジタル回路は容易に
回路の高精度化が図９うるが、従来あったソフトウェア
暴走防止装置は回路が複雑でアシ、デジタル回路のメリ
ツ）１−生かしていなかった。
温度特性の悪さ等によシ高精度の回路は難しく、また回
路を高精度化しようとすると回路の大規模化、高額化は
避けられなかったっこれに対してデジタル回路は容易に
回路の高精度化が図９うるが、従来あったソフトウェア
暴走防止装置は回路が複雑でアシ、デジタル回路のメリ
ツ）１−生かしていなかった。
本発明は上記のような従来おる装置の欠点を除去するた
めに・なされたもので、簡単な回路によシ確実にプロセ
ッサの暴走を防止することのできる装置を提供すること
を目的としている。
めに・なされたもので、簡単な回路によシ確実にプロセ
ッサの暴走を防止することのできる装置を提供すること
を目的としている。
以下この発明の一実施例を図について説明する。
第１図において破線内は一般的なマイクロプロセッサ周
辺回路である。すなわちソフトウェアはＲＯＭ （７１
化されＣＰＵ（１１からプログラムカウンタによシ読み
出される。またＣ Ｐ Ｕ （１１はソフトウェアのワ
ークエリアとしてＲＡ Ｍ（８）、周辺回路への入出力
回路として入出力ボート＋６１？有している。
辺回路である。すなわちソフトウェアはＲＯＭ （７１
化されＣＰＵ（１１からプログラムカウンタによシ読み
出される。またＣ Ｐ Ｕ （１１はソフトウェアのワ
ークエリアとしてＲＡ Ｍ（８）、周辺回路への入出力
回路として入出力ボート＋６１？有している。
上記回路に対して、ＣＰＵ（１１０基準クロック発振器
（２）からの出力を分周してＣＰ Ｕ （１１に対して
定時側シ込みを発生させる回路と、同じ発信器からの出
力をカウントし、カウントアツプするとノンマスカブル
インタラブド（ＮＭＩ）ｔ−発生させる回路を付加する
ことによシ、ソフトウェアの暴走を防止する。なおりウ
ンタ（４）のカウントアツプ周期は定時割り込み０周期
０数偵ｉ定し′Ｃゝく・以下ソフトウェア暴走防止装置
の動作について説明する。ソフトウェアが暴走せず正常
動作全行なっている時は、第１図のカウンタ（３）によ
り発生した定時側シ込みの処理により、第２図のように
カウンタ（４）ハ入出力ポート（６）ヲ介して常時リセ
ットされているためノンマスカブルインタラブドは発生
しない。これに対して何らかの要因によシ。
（２）からの出力を分周してＣＰ Ｕ （１１に対して
定時側シ込みを発生させる回路と、同じ発信器からの出
力をカウントし、カウントアツプするとノンマスカブル
インタラブド（ＮＭＩ）ｔ−発生させる回路を付加する
ことによシ、ソフトウェアの暴走を防止する。なおりウ
ンタ（４）のカウントアツプ周期は定時割り込み０周期
０数偵ｉ定し′Ｃゝく・以下ソフトウェア暴走防止装置
の動作について説明する。ソフトウェアが暴走せず正常
動作全行なっている時は、第１図のカウンタ（３）によ
り発生した定時側シ込みの処理により、第２図のように
カウンタ（４）ハ入出力ポート（６）ヲ介して常時リセ
ットされているためノンマスカブルインタラブドは発生
しない。これに対して何らかの要因によシ。
ソフトウェアが暴走した場合は第３図のように定時割少
込み処理が行なわれず、したがってカウンタ（４）はリ
セットされなくなる。これによシ、カウンタ（４）は発
振器（２）の出力をカウントし続け、カウントアツプし
是時点でＣＰＵ（１１に対してノンマスカブルインタラ
ブドを発生する。このインタラブトの発生によｊ７ｃＰ
Ｕ［１１はソフトウェア、ハードウェアを初期化し、正
常動作に復帰する。
込み処理が行なわれず、したがってカウンタ（４）はリ
セットされなくなる。これによシ、カウンタ（４）は発
振器（２）の出力をカウントし続け、カウントアツプし
是時点でＣＰＵ（１１に対してノンマスカブルインタラ
ブドを発生する。このインタラブトの発生によｊ７ｃＰ
Ｕ［１１はソフトウェア、ハードウェアを初期化し、正
常動作に復帰する。
以上の動作によシ通常はソフトウェアの暴走を防止する
のに十分であるが９本実施例においては別の手段によっ
てもソフトウェアの暴走を防止している。すなわちカウ
ンタ（３）による定時側シ込みの処理において１割シ込
みが発生した時点でのプログラムアドレスを監視してお
９．このアドレスがプログラムエリア以外であった場合
は明らかにソフトウェアは暴走しているのであるから、
その時点でソフトウェア、ハードウェアを初期化し。
のに十分であるが９本実施例においては別の手段によっ
てもソフトウェアの暴走を防止している。すなわちカウ
ンタ（３）による定時側シ込みの処理において１割シ込
みが発生した時点でのプログラムアドレスを監視してお
９．このアドレスがプログラムエリア以外であった場合
は明らかにソフトウェアは暴走しているのであるから、
その時点でソフトウェア、ハードウェアを初期化し。
正常動作に復帰させる。
なお第２図および第３図において、ｐ＠は定時割り込み
処理を意味し１時刻ＴＩ 、Ｔ２ 、・・・・・・・・
・ Ｔ７においてＲＥｓｇ’ｒとあるのはその時刻でカ
ウンタ（４）がリセットされ、これによシ割９込み処理
がされることを示す。Ｃ０欄はカウンタ（４）の状態を
示し９例えば時刻Ｔ１〜Ｔ２ １での間はカウンタによ
り計数されておシ、このこと全第２図、第３図において
Ｃ０ＵＮＴによシ示し、また第３図において５ＴＯＰは
カウント停止を示している。Ｌ欄は予め設定されたカウ
ントアツプ値を示し、Ｃ０■、欄はカウンタ（４）のカ
ウンタ値を示している。
処理を意味し１時刻ＴＩ 、Ｔ２ 、・・・・・・・・
・ Ｔ７においてＲＥｓｇ’ｒとあるのはその時刻でカ
ウンタ（４）がリセットされ、これによシ割９込み処理
がされることを示す。Ｃ０欄はカウンタ（４）の状態を
示し９例えば時刻Ｔ１〜Ｔ２ １での間はカウンタによ
り計数されておシ、このこと全第２図、第３図において
Ｃ０ＵＮＴによシ示し、また第３図において５ＴＯＰは
カウント停止を示している。Ｌ欄は予め設定されたカウ
ントアツプ値を示し、Ｃ０■、欄はカウンタ（４）のカ
ウンタ値を示している。
なお、第３図のＣ９Ｖ、欄の下方の工はカウントアツプ
の初期化を示している。
の初期化を示している。
上記実施例では２種の手段を用いてプロセッサでも暴走
を防止しうるものであって、電子装置の使用状況によっ
てはあえて併用する必要はない。
を防止しうるものであって、電子装置の使用状況によっ
てはあえて併用する必要はない。
また上記実施例ではソフトウェアはＲＯＭ化されている
ものについて説明を行なったが１本発明においてはソフ
トウェアがフロッピーディスク等の外部媒体からＲＡＭ
ヘロードされる電子装置においても全く同様の効果を有
する。第１図ではカウンタ（４１のカウントアツプ出力
はＣＰ Ｕ （１１のＮＭＩに接続されているが、これ
は第４図のようにリセット端子に接続してもよい。
ものについて説明を行なったが１本発明においてはソフ
トウェアがフロッピーディスク等の外部媒体からＲＡＭ
ヘロードされる電子装置においても全く同様の効果を有
する。第１図ではカウンタ（４１のカウントアツプ出力
はＣＰ Ｕ （１１のＮＭＩに接続されているが、これ
は第４図のようにリセット端子に接続してもよい。
第４図の場合は本発明は何らかの要因で記憶装置上のソ
フトウェアが破壊された場合に、一般的なカウンタの特
性からプロセッサを周期的に初期化し続けるため，プロ
セツサは常に初期状態にとどまり続けるという特徴を有
することになる。
フトウェアが破壊された場合に、一般的なカウンタの特
性からプロセッサを周期的に初期化し続けるため，プロ
セツサは常に初期状態にとどまり続けるという特徴を有
することになる。
′ 〔発明の効果〕
以上のように本発明によれば一般的なプロセッサを使用
した装置にＩＣを数個ぐモ；子普→追加するだけで、簡
単で確実にプロセッサの暴走を防止することができる。
した装置にＩＣを数個ぐモ；子普→追加するだけで、簡
単で確実にプロセッサの暴走を防止することができる。
第１図は本発明の実施例の概略図、第２図は正常時のカ
ウンタの動作を示す図、第３図は異常時のカウンタの動
作金示す図、第４図は本発明の応用例を示す図である。 なお１図中、同一符号は同一、又は相当部分を示す。 （１）・・・ＣＰＵ、＋２１・・・ＣＰＵクロック発信
器、 ＋３１−°。 定時割り込み発生用カウンタ、（４）・・・ソフトウェ
ア暴走防止装置用カウンタ、（５）・・・パワーオンリ
セット回路、（６）・・・入出力ポート、（７１・・・
ＲＯＭ、（８）・・・ＲＭ０
ウンタの動作を示す図、第３図は異常時のカウンタの動
作金示す図、第４図は本発明の応用例を示す図である。 なお１図中、同一符号は同一、又は相当部分を示す。 （１）・・・ＣＰＵ、＋２１・・・ＣＰＵクロック発信
器、 ＋３１−°。 定時割り込み発生用カウンタ、（４）・・・ソフトウェ
ア暴走防止装置用カウンタ、（５）・・・パワーオンリ
セット回路、（６）・・・入出力ポート、（７１・・・
ＲＯＭ、（８）・・・ＲＭ０
Claims (2)
- （１）記憶装置に格納されたソフトウエアをプロセツサ
が読み出して動作するプロセツサの暴走を防止するもの
において，所定周期で信号を発生する発信器の出力をカ
ウントし，ソフトウエアによりプロセツサから定期的に
リセツトされているカウンタが，プロセツサの暴走によ
り所定時間以上リセツトされないことによつてカウント
アツプ出力を発生し，そのカウントアツプ出力によりプ
ロセツサを初期化するプロセツサ暴走防止装置。 - （２）プロセツサに対し，定時割り込みの処理をするに
あたり，割り込みが発生した時点のプログラムアドレス
を常時監視し，プログラムエリア以外のアドレスを検出
した時点でプロセツサをソフトウエアにより初期化する
ことを特徴とする特許請求の範囲第１項記載のプロセツ
サ暴走防止装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59250051A JPS61127045A (ja) | 1984-11-27 | 1984-11-27 | プロセツサ暴走防止装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59250051A JPS61127045A (ja) | 1984-11-27 | 1984-11-27 | プロセツサ暴走防止装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61127045A true JPS61127045A (ja) | 1986-06-14 |
Family
ID=17202071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59250051A Pending JPS61127045A (ja) | 1984-11-27 | 1984-11-27 | プロセツサ暴走防止装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61127045A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002236600A (ja) * | 2001-02-08 | 2002-08-23 | Nagano Fujitsu Component Kk | 演算装置及びその暴走検出方法 |
-
1984
- 1984-11-27 JP JP59250051A patent/JPS61127045A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002236600A (ja) * | 2001-02-08 | 2002-08-23 | Nagano Fujitsu Component Kk | 演算装置及びその暴走検出方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020051882A (ko) | 컴퓨터의 비정상 동작을 검출하기 위한 감시 타이머 및방법, 및 감시 타이머를 포함하는 컴퓨터 | |
| JPS61127045A (ja) | プロセツサ暴走防止装置 | |
| JP2864663B2 (ja) | ウォッチドッグ・タイマ | |
| JPS5835291B2 (ja) | マイクロプロセッサの暴走に対する自動リセット装置 | |
| JPS5920061A (ja) | ウオツチ・ドツグ・タイマ | |
| JPH01288934A (ja) | ダブルマイコンシステムの暴走防止回路 | |
| JPS61226843A (ja) | 割込み異常検出装置 | |
| JP2001005695A (ja) | ウォッチドッグタイマ | |
| JPH0465407B2 (ja) | ||
| JPH04225432A (ja) | ワンチップ・マイクロコンピュータの割り込み処理時間管理方式 | |
| JPS6310248A (ja) | マイクロプロセツサの異常状態検出方式 | |
| JPH02166524A (ja) | 割込み信号処理回路 | |
| JP2830522B2 (ja) | ウォッチドッグ・タイマ | |
| JP3025318U (ja) | リセット信号発生装置 | |
| JP2903684B2 (ja) | 半導体集積回路 | |
| JPS61165143A (ja) | Ｃｐｕの誤動作防止方式 | |
| JPH02105277A (ja) | マイクロコンピュータ | |
| JPH03252886A (ja) | シングルチップマイクロコンピュータ | |
| JPH0320775B2 (ja) | ||
| JPH02136940A (ja) | マイクロコンピュータ周辺機器の誤動作防止回路 | |
| JPS63111549A (ja) | マイクロコンピユ−タの異常動作防止回路 | |
| JPH04369740A (ja) | ウォッチドグタイマ付制御装置 | |
| JPH0520129A (ja) | マイクロプロセツサ監視方式 | |
| JPS5917643A (ja) | マイクロプロセツサにおけるプログラム暴走防止方式 | |
| JPH02176947A (ja) | Ｃｐｕ監視装置 |