JP2001005695A - ウォッチドッグタイマ - Google Patents
ウォッチドッグタイマInfo
- Publication number
- JP2001005695A JP2001005695A JP11175402A JP17540299A JP2001005695A JP 2001005695 A JP2001005695 A JP 2001005695A JP 11175402 A JP11175402 A JP 11175402A JP 17540299 A JP17540299 A JP 17540299A JP 2001005695 A JP2001005695 A JP 2001005695A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- watchdog timer
- register
- count value
- abnormal signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 ＣＰＵを動作させるための主発振源の発振周
波数が変動した場合に対処できるようにする。 【解決手段】 ウォッチドッグタイマ６のＷＤＴカウン
タ１３はＣＰＵによりクリアされる毎にカウント動作を
開始するフリーランタイマとして構成されている。下限
レジスタ１５及び上限レジスタ１６はＣＰＵにより下限
値及び上限値がそれぞれ書込まれるようになっており、
比較器１４は、ＷＤＴカウンタ１３のカウント値が下限
値を下回ったり、上限値を上回ったりしたときはＣＰＵ
にリセット信号を出力すると共に、そのことをＷＤＴス
テータスレジスタ１７に書込む。従って、ＣＰＵの主発
振源の発振周波数が変動したときは、ＣＰＵがリセット
されるので、ＷＤＴステータスレジスタ１７の記憶内容
に基づいてＣＰＵがリセットされた原因を判断すること
ができる。
波数が変動した場合に対処できるようにする。 【解決手段】 ウォッチドッグタイマ６のＷＤＴカウン
タ１３はＣＰＵによりクリアされる毎にカウント動作を
開始するフリーランタイマとして構成されている。下限
レジスタ１５及び上限レジスタ１６はＣＰＵにより下限
値及び上限値がそれぞれ書込まれるようになっており、
比較器１４は、ＷＤＴカウンタ１３のカウント値が下限
値を下回ったり、上限値を上回ったりしたときはＣＰＵ
にリセット信号を出力すると共に、そのことをＷＤＴス
テータスレジスタ１７に書込む。従って、ＣＰＵの主発
振源の発振周波数が変動したときは、ＣＰＵがリセット
されるので、ＷＤＴステータスレジスタ１７の記憶内容
に基づいてＣＰＵがリセットされた原因を判断すること
ができる。
Description
【０００１】
【発明の属する技術分野】本発明は、主発振源からの動
作クロックに基づいて動作するＣＰＵを監視するウォッ
チドッグタイマに関する。
作クロックに基づいて動作するＣＰＵを監視するウォッ
チドッグタイマに関する。
【０００２】
【従来の技術】従来より、ＣＰＵの暴走検出回路として
は、主発振源とは異なる発振源からのクロックに基づい
て動作するウォッチドッグタイマを使用し、このウォッ
チドッグタイマをＣＰＵにより一定時間間隔でクリアす
ることによりウォッチドッグタイマがカウントオーバフ
ローしないことでＣＰＵが暴走したときのみを判定する
ものであった。
は、主発振源とは異なる発振源からのクロックに基づい
て動作するウォッチドッグタイマを使用し、このウォッ
チドッグタイマをＣＰＵにより一定時間間隔でクリアす
ることによりウォッチドッグタイマがカウントオーバフ
ローしないことでＣＰＵが暴走したときのみを判定する
ものであった。
【０００３】
【発明が解決しようとする課題】ところで、近年、主発
振源としてＰＬＬ等の逓倍回路によるものが供されてい
る。この種の逓倍回路などにて発振動作しているもの
は、ＣＰＵにより書込まれたデータに基づいて発振器か
らのクロックの周波数を逓倍して出力していることか
ら、書込みデータが例えばノイズにより変化してしまっ
た場合は、主発振源の発振周波数が変動するようにな
る。
振源としてＰＬＬ等の逓倍回路によるものが供されてい
る。この種の逓倍回路などにて発振動作しているもの
は、ＣＰＵにより書込まれたデータに基づいて発振器か
らのクロックの周波数を逓倍して出力していることか
ら、書込みデータが例えばノイズにより変化してしまっ
た場合は、主発振源の発振周波数が変動するようにな
る。
【０００４】しかしながら、主発振源の発振周波数が通
常よりも高くなったときは、ＣＰＵの処理速度が速くな
り、ウォッチドッグタイマは限度値に達することなくＣ
ＰＵによりクリアされ続けるので、あたかも正常に動作
しているような動作状態となり、主発振源の異常に対処
できないという欠点がある。
常よりも高くなったときは、ＣＰＵの処理速度が速くな
り、ウォッチドッグタイマは限度値に達することなくＣ
ＰＵによりクリアされ続けるので、あたかも正常に動作
しているような動作状態となり、主発振源の異常に対処
できないという欠点がある。
【０００５】本発明は上記事情に鑑みてなされたもの
で、その目的は、ＣＰＵを動作させるための主発振源の
発振周波数が変動した場合に対処することが可能となる
ウォッチドッグタイマを提供することにある。
で、その目的は、ＣＰＵを動作させるための主発振源の
発振周波数が変動した場合に対処することが可能となる
ウォッチドッグタイマを提供することにある。
【０００６】
【課題を解決するための手段】請求項１の発明によれ
ば、ＣＰＵは主発振源からのクロックに基づいて動作し
ており、一定時間毎にウォッチドッグタイマにタイマク
リア処理している。ウォッチドッグタイマのカウント手
段は、ＣＰＵによりタイマクリア処理される毎に初期値
からカウント動作を実行する。この場合、ＣＰＵが正常
に動作しているときは、カウント手段はカウント値が限
度値を上回ることなくＣＰＵによりタイマクリア処理さ
れるので、カウント手段がオーバフローすることはな
い。
ば、ＣＰＵは主発振源からのクロックに基づいて動作し
ており、一定時間毎にウォッチドッグタイマにタイマク
リア処理している。ウォッチドッグタイマのカウント手
段は、ＣＰＵによりタイマクリア処理される毎に初期値
からカウント動作を実行する。この場合、ＣＰＵが正常
に動作しているときは、カウント手段はカウント値が限
度値を上回ることなくＣＰＵによりタイマクリア処理さ
れるので、カウント手段がオーバフローすることはな
い。
【０００７】また、ＣＰＵが主発振源の発振異常にかか
わらず暴走すると、カウント手段はＣＰＵによりタイマ
クリア処理されなくなるので、カウント手段によるカウ
ント値が限度値を上回ってオーバフローするようにな
る。これにより、異常信号出力手段がＣＰＵへ異常信号
を出力するので、ＣＰＵの暴走状態を解消することがで
きる。
わらず暴走すると、カウント手段はＣＰＵによりタイマ
クリア処理されなくなるので、カウント手段によるカウ
ント値が限度値を上回ってオーバフローするようにな
る。これにより、異常信号出力手段がＣＰＵへ異常信号
を出力するので、ＣＰＵの暴走状態を解消することがで
きる。
【０００８】さて、主発振源が通常よりも高い周波数で
異常発振した場合は、カウント手段は通常よりも小さな
カウント値でＣＰＵによりタイマクリア処理されるよう
になる。このような場合、異常信号出力手段はＣＰＵに
異常信号を出力するので、ＣＰＵは例えば停止するよう
になり、主発振源の異常発振に対処することができる。
異常発振した場合は、カウント手段は通常よりも小さな
カウント値でＣＰＵによりタイマクリア処理されるよう
になる。このような場合、異常信号出力手段はＣＰＵに
異常信号を出力するので、ＣＰＵは例えば停止するよう
になり、主発振源の異常発振に対処することができる。
【０００９】この場合、主発振源が通常よりも低い周波
数で異常発振した場合は、ＣＰＵの処理速度が遅くな
り、カウント手段のカウント値が限度値となってオーバ
フローするので、異常信号出力手段がＣＰＵに異常信号
を出力することにより主発振源の異常発振に対処するこ
とができる。
数で異常発振した場合は、ＣＰＵの処理速度が遅くな
り、カウント手段のカウント値が限度値となってオーバ
フローするので、異常信号出力手段がＣＰＵに異常信号
を出力することにより主発振源の異常発振に対処するこ
とができる。
【００１０】請求項２の発明によれば、主発振源が通常
よりも低い周波数で異常発振した場合は、カウント手段
は通常よりも大きなカウント値でＣＰＵによりタイマク
リア処理されるようになる。このような場合、異常信号
出力手段はＣＰＵに異常信号を出力するので、ＣＰＵは
例えば停止するようになり、主発振源の異常に対処する
ことができる。
よりも低い周波数で異常発振した場合は、カウント手段
は通常よりも大きなカウント値でＣＰＵによりタイマク
リア処理されるようになる。このような場合、異常信号
出力手段はＣＰＵに異常信号を出力するので、ＣＰＵは
例えば停止するようになり、主発振源の異常に対処する
ことができる。
【００１１】請求項３の発明によれば、異常信号出力手
段が異常信号を出力したときは異常内容は記憶手段に記
憶されるので、記憶手段に記憶されている異常内容に基
づいて主発振源の異常内容を判断して迅速に対処するこ
とができる。
段が異常信号を出力したときは異常内容は記憶手段に記
憶されるので、記憶手段に記憶されている異常内容に基
づいて主発振源の異常内容を判断して迅速に対処するこ
とができる。
【００１２】請求項４の発明によれば、ＣＰＵによりレ
ジスタにデータを記憶することにより異常信号出力手段
がカウント手段のカウント値に基づいて異常信号を出力
するタイミングのカウント値を任意に変更することがで
きるので、使い勝手に優れている。
ジスタにデータを記憶することにより異常信号出力手段
がカウント手段のカウント値に基づいて異常信号を出力
するタイミングのカウント値を任意に変更することがで
きるので、使い勝手に優れている。
【００１３】請求項５の発明によれば、発振逓倍回路は
ノイズの影響により逓倍動作が誤動作する虞があるの
で、このような発振逓倍回路を使用する構成に対して有
効である。
ノイズの影響により逓倍動作が誤動作する虞があるの
で、このような発振逓倍回路を使用する構成に対して有
効である。
【００１４】
【発明の実施の形態】以下、本発明の一実施の形態を図
面を参照して説明する。図２はワンチップマイクロコン
ピュータの全体構成を概略的に示している。この図２に
おいて、ワンチップマイクロコンピュータ１は、ＣＰＵ
２、プログラムが記憶されたＲＯＭ３、ワーキングデー
タ記憶用のＲＡＭ４、各周辺回路５及びウォッチドッグ
タイマ６を備えて構成されている。
面を参照して説明する。図２はワンチップマイクロコン
ピュータの全体構成を概略的に示している。この図２に
おいて、ワンチップマイクロコンピュータ１は、ＣＰＵ
２、プログラムが記憶されたＲＯＭ３、ワーキングデー
タ記憶用のＲＡＭ４、各周辺回路５及びウォッチドッグ
タイマ６を備えて構成されている。
【００１５】ＣＰＵ２とＲＯＭ３、ＲＡＭ４、各周辺回
路５及びウォッチドッグタイマ６とはアドレスバス７及
びデータバス８などのシステムバスを通じて接続されて
おり、ＣＰＵ２とそれらの間でシステムバスを通じてデ
ータの授受が行われるようになっている。
路５及びウォッチドッグタイマ６とはアドレスバス７及
びデータバス８などのシステムバスを通じて接続されて
おり、ＣＰＵ２とそれらの間でシステムバスを通じてデ
ータの授受が行われるようになっている。
【００１６】ここで、ＤＰＬＬ（Digital Phase Locked
Loop）９はＣＲ発振器１０と共に主発振源を構成する
もので、ＣＲ発振器１０からのクロックの周波数を逓倍
することにより動作クロックとしてＣＰＵ２に出力する
ようになっている。このＤＰＬＬ９は、一般的なＰＬＬ
の回路をデジタル回路に置き換えたもので、この種のＤ
ＰＬＬとして出願人は先に特開平８−２６５１１１号公
報のものを出願しており、フィルタの機能をＣＰＵ２で
実行すると共に逓倍数をＣＰＵ２から書込み可能となっ
ている。また、ＣＲ発振器１０からのクロックはウォッ
チドッグタイマ６に直接出力するようになっている。
Loop）９はＣＲ発振器１０と共に主発振源を構成する
もので、ＣＲ発振器１０からのクロックの周波数を逓倍
することにより動作クロックとしてＣＰＵ２に出力する
ようになっている。このＤＰＬＬ９は、一般的なＰＬＬ
の回路をデジタル回路に置き換えたもので、この種のＤ
ＰＬＬとして出願人は先に特開平８−２６５１１１号公
報のものを出願しており、フィルタの機能をＣＰＵ２で
実行すると共に逓倍数をＣＰＵ２から書込み可能となっ
ている。また、ＣＲ発振器１０からのクロックはウォッ
チドッグタイマ６に直接出力するようになっている。
【００１７】図１はウォッチドッグタイマ６をブロック
図で示している。この図１において、プリスケーラレジ
スタ１１はＣＲ発振器１０からのクロックをＣＰＵ２に
より設定された分周条件に基づいて分周する。クロック
ソースレジスタ１２は、プリスケーラレジスタ１１から
の分周信号に基づいてＣＰＵ２により設定された生成条
件でクロックを生成する。
図で示している。この図１において、プリスケーラレジ
スタ１１はＣＲ発振器１０からのクロックをＣＰＵ２に
より設定された分周条件に基づいて分周する。クロック
ソースレジスタ１２は、プリスケーラレジスタ１１から
の分周信号に基づいてＣＰＵ２により設定された生成条
件でクロックを生成する。
【００１８】ウォッチドッグタイマカウンタ（以下、Ｗ
ＤＴカウンタ）（カウント手段に相当）１３は、ＣＰＵ
２により設定された初期値（通常は零）からクロックソ
ースレジスタ１２からのクロックが入力する毎にカウン
ト値をインクリメントするカウント動作を実行するもの
で、カウント値を比較器１４（異常信号出力手段に相
当）に出力すると共に、オーバフローしたときはそのこ
とを比較器１４に通知する。
ＤＴカウンタ）（カウント手段に相当）１３は、ＣＰＵ
２により設定された初期値（通常は零）からクロックソ
ースレジスタ１２からのクロックが入力する毎にカウン
ト値をインクリメントするカウント動作を実行するもの
で、カウント値を比較器１４（異常信号出力手段に相
当）に出力すると共に、オーバフローしたときはそのこ
とを比較器１４に通知する。
【００１９】下限レジスタ１５及び上限レジスタ１６は
ＣＰＵ２により下限値及び上限値がそれぞれ設定される
ようになっており、比較器１４は、ＷＤＴカウンタ１３
のカウント値と各レジスタ１５，１６の下限値及び上限
値とを比較することにより後述するようにＣＰＵ２へリ
セット信号（異常信号に相当）を出力すると共に、ＷＤ
Ｔカウンタ１３からオーバフローしたことを通知された
ときもリセット信号を出力するようになっている。この
場合、下限レジスタ１５及び上限レジスタ１６に設定さ
れるデータとしては、ＤＰＬＬ９からのクロックの周波
数の正常変動範囲の下限値及び上限値にそれぞれ対応す
るＷＤＴカウンタ１３のカウント値である。
ＣＰＵ２により下限値及び上限値がそれぞれ設定される
ようになっており、比較器１４は、ＷＤＴカウンタ１３
のカウント値と各レジスタ１５，１６の下限値及び上限
値とを比較することにより後述するようにＣＰＵ２へリ
セット信号（異常信号に相当）を出力すると共に、ＷＤ
Ｔカウンタ１３からオーバフローしたことを通知された
ときもリセット信号を出力するようになっている。この
場合、下限レジスタ１５及び上限レジスタ１６に設定さ
れるデータとしては、ＤＰＬＬ９からのクロックの周波
数の正常変動範囲の下限値及び上限値にそれぞれ対応す
るＷＤＴカウンタ１３のカウント値である。
【００２０】比較器１４は、ＣＰＵ２にリセット信号を
出力するときは、ウォッチドッグタイマステータスレジ
スタ（以下、ＷＤＴステータスレジスタ）（記憶手段に
相当）１７に異常内容を書込むようになっている。
出力するときは、ウォッチドッグタイマステータスレジ
スタ（以下、ＷＤＴステータスレジスタ）（記憶手段に
相当）１７に異常内容を書込むようになっている。
【００２１】次に上記構成の作用について説明する。ワ
ンチップマイクロコンピュータ１が動作している状態で
は、ウォッチドッグタイマ６のＷＤＴカウンタ１３は、
クロックソースレジスタ１２からの動作クロックに基づ
いてカウント動作を実行している。
ンチップマイクロコンピュータ１が動作している状態で
は、ウォッチドッグタイマ６のＷＤＴカウンタ１３は、
クロックソースレジスタ１２からの動作クロックに基づ
いてカウント動作を実行している。
【００２２】ここで、ＣＰＵ２が正常に動作していると
きは、ＣＰＵ２はウォッチドッグタイマに対して一定周
期でクリア信号を出力しており、ＷＤＴカウンタ１３の
カウント値が上限レジスタ１６に設定された上限値を上
回ることなくクリアされるので、ＷＤＴカウンタ１３は
フリーランタイマとして動作している。
きは、ＣＰＵ２はウォッチドッグタイマに対して一定周
期でクリア信号を出力しており、ＷＤＴカウンタ１３の
カウント値が上限レジスタ１６に設定された上限値を上
回ることなくクリアされるので、ＷＤＴカウンタ１３は
フリーランタイマとして動作している。
【００２３】さて、ＣＰＵ２が暴走すると、ＣＰＵ２は
ウォッチドッグタイマ６にクリア信号を出力しなくな
り、ＷＤＴカウンタ１３のカウント値が限度値を上回っ
てオーバフローするようになるので、ＷＤＴカウンタ１
３から比較器１４にそのことが通知される。
ウォッチドッグタイマ６にクリア信号を出力しなくな
り、ＷＤＴカウンタ１３のカウント値が限度値を上回っ
てオーバフローするようになるので、ＷＤＴカウンタ１
３から比較器１４にそのことが通知される。
【００２４】ここで、比較器１４は、ＷＤＴカウンタ１
３からオーバフローしたことが通知されたときはＣＰＵ
２にリセット信号を出力するので（図３参照）、ＣＰＵ
２はリセットされる。このとき、比較器１４は、リセッ
ト信号を出力したときは、ＷＤＴカウンタ１３からのオ
ーバフローの通知に応じてリセット信号を出力したこと
をＷＤＴステータスレジスタ１７に記憶するので、ＣＰ
Ｕ２がリセットされた際にＷＤＴステータスレジスタ１
７の記憶内容を分析することにより、ＣＰＵ２の暴走に
より当該ＣＰＵ２がリセットされたと判断することがで
きる。
３からオーバフローしたことが通知されたときはＣＰＵ
２にリセット信号を出力するので（図３参照）、ＣＰＵ
２はリセットされる。このとき、比較器１４は、リセッ
ト信号を出力したときは、ＷＤＴカウンタ１３からのオ
ーバフローの通知に応じてリセット信号を出力したこと
をＷＤＴステータスレジスタ１７に記憶するので、ＣＰ
Ｕ２がリセットされた際にＷＤＴステータスレジスタ１
７の記憶内容を分析することにより、ＣＰＵ２の暴走に
より当該ＣＰＵ２がリセットされたと判断することがで
きる。
【００２５】ところで、ＤＰＬＬ９はＣＰＵ２により設
定されたデータに基づいて逓倍動作を実行することか
ら、例えば設定されたデータのビットがノイズの影響に
より変化してしまった場合は、ＤＰＬＬ９の逓倍動作が
異常となって発振周波数が高くなり、ＣＰＵ２に与えら
れる動作クロックの周波数が通常よりも高くなることが
ある。
定されたデータに基づいて逓倍動作を実行することか
ら、例えば設定されたデータのビットがノイズの影響に
より変化してしまった場合は、ＤＰＬＬ９の逓倍動作が
異常となって発振周波数が高くなり、ＣＰＵ２に与えら
れる動作クロックの周波数が通常よりも高くなることが
ある。
【００２６】このような場合、ＣＰＵ２の処理速度が速
くなることから、ＣＰＵ２によるウォッチドッグタイマ
６に対するクリア周期が通常よりも短くなるので、ＷＤ
Ｔカウンタ１３のカウント値が通常よりも小さなカウン
ト値でＣＰＵ２によりクリアされるようになる（図３参
照）。
くなることから、ＣＰＵ２によるウォッチドッグタイマ
６に対するクリア周期が通常よりも短くなるので、ＷＤ
Ｔカウンタ１３のカウント値が通常よりも小さなカウン
ト値でＣＰＵ２によりクリアされるようになる（図３参
照）。
【００２７】ここで、比較器１４は、ＷＤＴカウンタが
クリアされたときのカウント値が下限レジスタ１５に記
憶されている下限値を下回っていたときは、ＣＰＵ２に
リセット信号を出力するので、ＣＰＵ２及びＤＰＬＬ９
を含むシステム全体はリセットされるようになる。この
場合、比較器１４は、リセット信号を出力したときは、
カウント値が下限値を下回ったことに応じてリセット信
号を出力したことをＷＤＴステータスレジスタ１７に記
憶するので、ＣＰＵ２がリセットされた際にＷＤＴステ
ータスレジスタ１７の記憶内容を分析することにより、
ＤＰＬＬ９が通常よりも周波数が高く異常発振したこと
によりＣＰＵ２がリセットされたことを判断することが
できる。
クリアされたときのカウント値が下限レジスタ１５に記
憶されている下限値を下回っていたときは、ＣＰＵ２に
リセット信号を出力するので、ＣＰＵ２及びＤＰＬＬ９
を含むシステム全体はリセットされるようになる。この
場合、比較器１４は、リセット信号を出力したときは、
カウント値が下限値を下回ったことに応じてリセット信
号を出力したことをＷＤＴステータスレジスタ１７に記
憶するので、ＣＰＵ２がリセットされた際にＷＤＴステ
ータスレジスタ１７の記憶内容を分析することにより、
ＤＰＬＬ９が通常よりも周波数が高く異常発振したこと
によりＣＰＵ２がリセットされたことを判断することが
できる。
【００２８】一方、ＤＰＬＬ９の逓倍動作が異常となっ
て発振周波数が通常よりも低くなった場合は、ＣＰＵ２
に与えられる動作クロックの周波数が通常よりも低くな
ることがある。
て発振周波数が通常よりも低くなった場合は、ＣＰＵ２
に与えられる動作クロックの周波数が通常よりも低くな
ることがある。
【００２９】このような場合、ＣＰＵ２の処理速度が遅
くなることから、ＣＰＵ２によるウォッチドッグタイマ
６に対するクリア周期が通常よりも長くなるので、ＷＤ
Ｔカウンタ１３のカウント値が通常よりも大きなカウン
ト値でＣＰＵ２によりクリアされるようになる（図３参
照）。
くなることから、ＣＰＵ２によるウォッチドッグタイマ
６に対するクリア周期が通常よりも長くなるので、ＷＤ
Ｔカウンタ１３のカウント値が通常よりも大きなカウン
ト値でＣＰＵ２によりクリアされるようになる（図３参
照）。
【００３０】ここで、比較器１４は、ＷＤＴカウンタ１
３がクリアされたときのカウント値が上限レジスタ１６
に記憶されている上限値を上回っていたときは、ＣＰＵ
２にリセット信号を出力するので、ＣＰＵ２及びＤＰＬ
Ｌ９を含むシステム全体はリセットされるようになる。
この場合、比較器１４は、リセット信号を出力したとき
は、カウント値が下限値を下回ったことに応じてリセッ
ト信号を出力したことをＷＤＴステータスレジスタ１７
に記憶するので、ＣＰＵ２がリセットされた際にＷＤＴ
ステータスレジスタ１７の記憶内容を分析することによ
り、ＤＰＬＬ９の通常よりも周波数が低く異常発振した
ことによりＣＰＵ２がリセットされたことを判断するこ
とができる。
３がクリアされたときのカウント値が上限レジスタ１６
に記憶されている上限値を上回っていたときは、ＣＰＵ
２にリセット信号を出力するので、ＣＰＵ２及びＤＰＬ
Ｌ９を含むシステム全体はリセットされるようになる。
この場合、比較器１４は、リセット信号を出力したとき
は、カウント値が下限値を下回ったことに応じてリセッ
ト信号を出力したことをＷＤＴステータスレジスタ１７
に記憶するので、ＣＰＵ２がリセットされた際にＷＤＴ
ステータスレジスタ１７の記憶内容を分析することによ
り、ＤＰＬＬ９の通常よりも周波数が低く異常発振した
ことによりＣＰＵ２がリセットされたことを判断するこ
とができる。
【００３１】このような実施の形態によれば、ウォッチ
ドッグタイマ６に、ＷＤＴカウンタ１３がＣＰＵ２によ
りクリアされたときのカウント値が通常範囲から外れた
ときはＣＰＵ２に対してリセット信号を出力する機能を
付加するようにしたので、ＣＰＵ２の暴走時に加えてＤ
ＰＬＬ９が通常の発振周波数範囲から外れて異常発振し
た場合もＣＰＵ２をリセットすることができる。これに
より、ＤＰＬＬ９のような発振逓倍回路の発振異常に対
処することができる。
ドッグタイマ６に、ＷＤＴカウンタ１３がＣＰＵ２によ
りクリアされたときのカウント値が通常範囲から外れた
ときはＣＰＵ２に対してリセット信号を出力する機能を
付加するようにしたので、ＣＰＵ２の暴走時に加えてＤ
ＰＬＬ９が通常の発振周波数範囲から外れて異常発振し
た場合もＣＰＵ２をリセットすることができる。これに
より、ＤＰＬＬ９のような発振逓倍回路の発振異常に対
処することができる。
【００３２】また、ウォッチドッグタイマ６に、ＣＰＵ
２にリセット信号を出力したときは、その異常内容をＷ
ＤＴステータスレジスタ１７に記憶するようにしたの
で、ＣＰＵ２がリセットされたときのＷＤＴステータス
レジスタ１７の記憶内容に基づいてＣＰＵ２がリセット
された原因を判断することができ、異常に対して迅速に
対処することができる。
２にリセット信号を出力したときは、その異常内容をＷ
ＤＴステータスレジスタ１７に記憶するようにしたの
で、ＣＰＵ２がリセットされたときのＷＤＴステータス
レジスタ１７の記憶内容に基づいてＣＰＵ２がリセット
された原因を判断することができ、異常に対して迅速に
対処することができる。
【００３３】本発明は、上記実施の形態に限定されるも
のではなく、次のように変形または拡張できる。上限レ
ジスタ１６を省略し、ＤＰＬＬ９の発振周波数が通常よ
りも高くなる異常発振のみに対応するようにしてもよ
い。この場合、ＤＰＬＬ９の発振周波数が低くなったと
きは、ＣＰＵ２の処理速度が遅くなり、ウォッチドッグ
タイマ６のＷＤＴカウンタ１３がオーバフローしてＣＰ
Ｕ２がリセットされるので、ＤＰＬＬ９の異常発振に対
して対処することができる。
のではなく、次のように変形または拡張できる。上限レ
ジスタ１６を省略し、ＤＰＬＬ９の発振周波数が通常よ
りも高くなる異常発振のみに対応するようにしてもよ
い。この場合、ＤＰＬＬ９の発振周波数が低くなったと
きは、ＣＰＵ２の処理速度が遅くなり、ウォッチドッグ
タイマ６のＷＤＴカウンタ１３がオーバフローしてＣＰ
Ｕ２がリセットされるので、ＤＰＬＬ９の異常発振に対
して対処することができる。
【図１】本発明の一実施の形態におけるウォッチドッグ
タイマを示すブロック図
タイマを示すブロック図
【図２】マイクロコンピュータの構成を示すブロック図
【図３】ウォッチドッグタイマのカウント値とリセット
動作との関係を示す図
動作との関係を示す図
１はワンチップマイクロコンピュータ、２はＣＰＵ、６
はウォッチドッグタイマ、７はアドレスバス、８はデー
タバス、９はＤＰＬＬ（主発振源）、１０はＣＲ発振器
（主発振源）、１４は比較器（異常信号出力手段）、１
５は下限レジスタ、１６は上限レジスタ、１７はウォッ
チドッグタイマレジスタ（記憶手段）である。
はウォッチドッグタイマ、７はアドレスバス、８はデー
タバス、９はＤＰＬＬ（主発振源）、１０はＣＲ発振器
（主発振源）、１４は比較器（異常信号出力手段）、１
５は下限レジスタ、１６は上限レジスタ、１７はウォッ
チドッグタイマレジスタ（記憶手段）である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ▲高▼橋 康行 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 (72)発明者 前田 耕一 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内 Ｆターム(参考） 5B042 GA38 JJ13 JJ17 JJ21 JJ25 MA08 MC15
Claims (5)
- 【請求項１】 主発振源からの動作クロックに基づいて
動作するＣＰＵを監視するウォッチドッグタイマにおい
て、 前記ＣＰＵによりタイマクリア処理される毎に基準クロ
ックに基づいてカウント動作を初期値から実行するよう
に設けられたカウント手段と、 このカウント手段がカウント動作を開始してから前記Ｃ
ＰＵによりタイマクリア処理されるまでのカウント値が
予め設定された下限値よりも小さいときは前記ＣＰＵへ
異常信号を出力する異常信号出力手段とを備えたことを
特徴とするウォッチドッグタイマ。 - 【請求項２】 前記異常信号出力手段は、前記ＣＰＵに
よりタイマクリア処理されるまでのカウント値が予め設
定された上限値よりも大きいときは前記ＣＰＵへ異常信
号を出力することを特徴とする請求項１記載のウォッチ
ドッグタイマ。 - 【請求項３】 前記異常信号出力手段が異常信号を出力
したときは異常内容を記憶する記憶手段を備えたことを
特徴とする請求項１または２記載のウォッチドッグタイ
マ。 - 【請求項４】 前記異常信号出力手段は、前記ＣＰＵに
よりデータ設定可能なレジスタと比較器とから構成さ
れ、 前記比較器は、前記カウント手段のカウント値とレジス
タに記憶されたデータとの比較に基づいて異常信号を出
力することを特徴とする請求項１乃至３の何れかに記載
のウオッチドッグタイマ。 - 【請求項５】 前記主発振源は、発振逓倍回路を含んで
構成されていることを特徴とする請求項１乃至４の何れ
かに記載のウォッチドッグタイマ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11175402A JP2001005695A (ja) | 1999-06-22 | 1999-06-22 | ウォッチドッグタイマ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11175402A JP2001005695A (ja) | 1999-06-22 | 1999-06-22 | ウォッチドッグタイマ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001005695A true JP2001005695A (ja) | 2001-01-12 |
Family
ID=15995475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11175402A Pending JP2001005695A (ja) | 1999-06-22 | 1999-06-22 | ウォッチドッグタイマ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001005695A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7149915B2 (en) | 2003-02-25 | 2006-12-12 | Denso Corporation | Microcomputer using a shared counter |
| WO2016101607A1 (zh) * | 2014-12-23 | 2016-06-30 | 华为技术有限公司 | 一种cpu及cpu的启动方法 |
| JP2019196998A (ja) * | 2018-05-10 | 2019-11-14 | アズビル株式会社 | ガスメータおよびガスメータにおける監視方法 |
| JP2020091683A (ja) * | 2018-12-06 | 2020-06-11 | ローム株式会社 | ウィンドウ型ウォッチドッグタイマ及び半導体装置 |
-
1999
- 1999-06-22 JP JP11175402A patent/JP2001005695A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7149915B2 (en) | 2003-02-25 | 2006-12-12 | Denso Corporation | Microcomputer using a shared counter |
| WO2016101607A1 (zh) * | 2014-12-23 | 2016-06-30 | 华为技术有限公司 | 一种cpu及cpu的启动方法 |
| JP2019196998A (ja) * | 2018-05-10 | 2019-11-14 | アズビル株式会社 | ガスメータおよびガスメータにおける監視方法 |
| JP2020091683A (ja) * | 2018-12-06 | 2020-06-11 | ローム株式会社 | ウィンドウ型ウォッチドッグタイマ及び半導体装置 |
| JP7202162B2 (ja) | 2018-12-06 | 2023-01-11 | ローム株式会社 | ウィンドウ型ウォッチドッグタイマ及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020051882A (ko) | 컴퓨터의 비정상 동작을 검출하기 위한 감시 타이머 및방법, 및 감시 타이머를 포함하는 컴퓨터 | |
| US6321289B1 (en) | Apparatus for automatically notifying operating system level applications of the occurrence of system management events | |
| JP2001005695A (ja) | ウォッチドッグタイマ | |
| US6463492B1 (en) | Technique to automatically notify an operating system level application of a system management event | |
| US6567930B1 (en) | Method and apparatus for controlling writing of flash EEPROM by microcomputer | |
| JP2864663B2 (ja) | ウォッチドッグ・タイマ | |
| JP3137025B2 (ja) | データ処理システムの暴走検出方法 | |
| JP3080785B2 (ja) | システムクロック選択回路 | |
| JPH09237205A (ja) | プログラム暴走検出装置 | |
| JP2000035903A (ja) | マイクロコンピュータの暴走監視装置 | |
| JP3145937B2 (ja) | マイクロコンピュータの暴走検出方法 | |
| JPH08292900A (ja) | マイクロコンピュータ | |
| JPH04148246A (ja) | ウオツチドツグタイマ | |
| JPH0371234A (ja) | 状態変化検出装置 | |
| JP3308670B2 (ja) | イベントドリブン型処理装置の故障検出装置 | |
| JPH05257748A (ja) | マイクロプロセッサ装置 | |
| JPH05143375A (ja) | プロセツサ誤動作監視装置 | |
| JPH11327959A (ja) | プロセッサの異常監視方法及び装置 | |
| JPH02259845A (ja) | プロセッサ | |
| JPH0573360A (ja) | ウオツチドツグ・タイマ | |
| JPH08292901A (ja) | ウォッチドッグタイマ及びこれを用いたコンピュータシステム | |
| JPH03266110A (ja) | コンピュータのリセット装置 | |
| JPH03152637A (ja) | 異常診断システム | |
| JPH03266136A (ja) | エバリュエーションチップ | |
| JPH0973404A (ja) | ウオッチドッグタイマ回路 |