JPH03266136A - エバリュエーションチップ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はエバリユエーションチップに関シ、特にシング
ルチップマイクロコンピュータのリセット機能ヲエミュ
レートするエバリユエーションチップに関する。

〔従来の技術〕

従来シングルチップマイクロコンピュータのリセット機
能には、リセット入力解除後、中央処理装置（以降ＣＰ
Ｕと記す。）が直ちに動作を開始する方式（以後リセッ
トモード１と記す。）とすセット入力解除後発振器の発
振安定時間をカウントした後ＣＰＵが動作を開始する方
式（以後リセットモード２と記す。）の２種類がある。

リセットモードｌは、リセット入力解除後内蔵のカウン
タにより発振安定時間のカウントを行なわず、かつ、リ
セット入力解除後直ちにＣＰＵは動作を開始するので応
用システムにおいてリセット時の立ち上がりに要する時
間を短縮することが可能である。

しかし電源投入時のリセットでは、発振器の発振安定時
間を含めた時間幅のリセット信号を入力するため、外部
にリセット信号生成回路を構成する必要がある。

従って応用システムにおいては部品点数が増加するため
、実装面積の増大かつコスト高になるという欠点がある
。

リセットモード２は発振安定時間を含めた時間幅のリセ
ット信号を生成するための外部回路を構成する必要がな
いため、応用システムにおいては部品点数を削減でき、
実装面積の縮小かつコスト低減に効果がある。

しかし、リセット時に発振安定時間を経過しないとＣＰ
Ｕが動作しないという欠点を有する。特に発振安定時間
は通常数１０ｍ５と長く、リセット解除後直ちに動作を
開始する必要がある場合には問題となる。即ち、システ
ムを直ちに起動させる必要がありリアルタイム性を要求
される応用分野の製品においては、短時間にシステムを
起動する必要があるためシングルチップマイクロコンピ
ュータ内部で発振安定時間をカウントしないリセットモ
ードｌが有用である。

また、リアルタイム性をあまり必要としない民生分野の
製品においては製品単価の低価格化に対する要求が強く
低コストにする必要がある。

従って外付けに発振安定時間カウンタが不要なため実装
コストを軽減できるリセットモード２が有用である。

従来、シングルチップマイクロコンピュータのリセット
方式には前述した２種類があり、各リセット方式のエミ
ュレーションは各個別のエバリユエーションチツプで行
なっていた。

従来のリセットモード２を内蔵するシングルチップマイ
クロコンピュータのエバリユエーションチップについて
リセット回路を中心に構成及び動作を第４〜６図を用い
て説明する。

まず、エバリユエーションチップの構成ニついて第４図
により説明する。

第４図は、従来のシングルチップマイクロコンピュータ
のエバリユエーションチップのブロック図である。エバ
リユエーションチップ４００ば、ＣＰＵ４２０と、ｉモ
９４３０と、周辺回路４１０と、内部バス４４０と、ス
タンバイ回路４５０と、発振回路４６０と、リセット回
路４７０と端子４８０と、端子４８１と、ＲＥＳＥＴ端
子４９０とにより構成する。内部バス４４０は、ＣＰＵ
４２０とメモリ４３０と周辺回路４１０を接続するアド
レスデータバスである。

発振回路４６０は、端子４８０と端子４８１に発振子を
接続して発振動作を行ない内部クロック信号４６１をス
タンバイ回路４５０とリセット回路４７０に供給する。

また、スタンバイ信号４２１のパルス出力により発振動
作を停止し、レベル検出信号４７２により発振動作を開
始する。

スタンバイ回路４５０は、スタンバイ時のクロック出力
制御を行なう回路で内部クロック信号４６１を入力とし
パルス状のオーバフロー信号４７３を受は付けると内部
クロック信号４５１を周辺回路４１０とＣＰＵ４２０と
メモリ４３０に供給する。

リセット回路４７０はＲＥＳＥＴ端子４９０　ニ入力し
た負論理のリセット信号４９１と内部クロック信号４６
１により内部リセット信号４７１を生成して周辺回路４
１０とＣＰＵ４２０とメモリ４３０に対して出力する。

内部リセット信号４７１が“１”の時、周辺回路４１０
とＣＰＵ４２０と）モリ４３ｏはリセット状態となり、
“Ｏ”の時リセット状態を解除する。また、リセット回
路４７０はレベル検出信号４７２を発振回路４６０に出
力し、オーバフロー信号４７３をスタンバイ回路４５０
に対して出力する。周辺回路４１０は、内部りｐツク信
号４５１に同期して各周辺動作を行なう。ＣＰＵ４２０
はエバリユエーションチップ４００を制御する中央処理
装置で、スタンバイ信号４２１をスタンバイ回路４５０
と発振回路４６０に対して出力する。

スタンバイ信号４２１は専用命令の実行により出力する
パルス信号である。

メモリ４３０は、ＣＰＵ４２０がフェッチして実行する
プログラム及びデータを格納する。

第５図にリセット回路４７０のブロック図を示し、リセ
ット機能を中心に説明する。

まず構成を説明する。

リセット回路４７０はロウレベル検出回路５００と、立
ち上がりエツジ検出回路５１０と発振安定時間カウンタ
５２０とＳＲフリ、ツブフルツブ５３０とＡＮＤゲート
５４０とにより構成する。

ロウレベル検出回路５００は、リセット信号４９１を入
力とし、ロウレベルの検出によりレベル検出信号４７２
を“１″とし、エツジ検出信号５１１を受は付けると０
”となる。

発振回路４６０はレベル検出信号４７２の立ち上がりに
同期して発振動作を開始し内部クロック信号４６１を供
給する。

立ち上がりエツジ検出回路５１０は１、リセット信号４
９１と内部クロック信号４６１を入力とし、リセット信
号４９１の立ち上がりエツジを検出すると内部クロック
信号４６１の立ち上がりに同期したパルス状のエツジ検
出信号５１１を出力する。ＡＮＤゲート５４０は内部ク
ロック信号４６１とレベル検出信号４７２の反転信号を
入力とし、レベル検出信号４７２が“０”の時内部クロ
ック信号４６１を出力信号５４１として出力する。発振
安定時間カウンタ５２０は、レベル検出信号４７２が“
０”になることにより出力信号５４１に同期してカウン
ト動作を開始する。また、カウンタのオーバフローによ
りオーバフルー信号４７３を出力しカウンタをクリアし
て動作を停止する。スタンバイ回路４５０はオーバフロ
ー信号４７３のパルス出力により内部クロック信号４５
１の供給を開始する。ＳＲフリップフロップ５３０はレ
ベル検出信号４７２をセット人カオーバフ四−信号４７
３をリセット入力としセット入力パルスを受は付けると
内部リセット信号４７１を“１”とし、リセット入力パ
ルスを受は付けると“０”とする。

次にリセット回路４７０を中心に第６図のタイミングチ
ャートを参照して動作を説明する。

第６図は、エバリユエーションチップ４００のストップ
状態をリセット入力信号により解除した場合のタイミン
グチャートである。まずストップ状態への遷移動作を説
明する。ＣＰＵ４２０は、専用命令を実行してスタンバ
イ信号４２１を出力する。スタンバイ信号４２１を受は
付けるとスタンバイ回路４５０は内部クロック信号４５
１の供給を停止し、同時に発振回路４６０は、発振動作
を停止してエバリユエーションチップ４００をストップ
状態とする。

次に、ストップ状態のリセットモード２による解除動作
を説明する。

リセット信号４９１が“０″になると、ロウレベル検出
回路５００は、ロウレベルを検出してレベル検出信号４
７２を１″にする。レベル検出信号４７２が“ｌ”にな
ることによりＳＲフリップフロップ５３０をセットする
。従って内部リセット信号４７１が“１”となり、ＣＰ
Ｕ４２０と周辺回路４１０とメモリ４３０をリセット状
態とする。同時にレベル検出信号４７２の立ち上がりに
同期して発振回路４６０は発振動作を開始する。次にリ
セット信号４９１が“０”から“１″になると、立ち上
がりエツジ検出回路５１０は立ち上がりエツジを検出し
、エツジ検出信号５１１を圧力する。ロウレベル検出回
路５００はエツジ検出信号５１１を受は付けるとエツジ
検出信号５１１の立ち上がりに同期してレベル検出信号
４７２を“０”にする。レベル検出信号４７２が“０”
になると、ＡＮＤゲート５４０は内部クロック信号４６
１を出力信号５４１として発振安定時間カウンタ５２０
に供給し、カウント動作を開始させる。発振安定時間カ
ウンタ５２０が発振安定時間カウント終了によりオーバ
フロー信号４７３を出力し、カウント動作を停止する。

オーバフロー信号４７３によりＳＲフリップフロップ５
３０はリセットされる。従って内部リセット信号４５１
は“０″となる。同時にオーバフ四−信号４７３により
スタンバイ回路４５０は内部クロック信号４５１を供給
する。従って内部リセット信号４７１が“Ｏ”となるこ
とによりＣＰＵ４２０と１周辺回路４１０とメモリ４３
０のリセット状態を解除する。

リセット状態解除後ＣＰＵ４１０は内部クロック信号４
５１に同期してメモリ４２０に格納したプログラムの実
行動作を開始する。

発振回路では発振停止の状態から発振を開始して安定す
るまでに通常数ｌ０ｍ５の時間が必要であるため発振安
定時間カウンタは発振安定時間に相当する時間をカウン
トするように設定している。

従って従来例のリセット回路によるリセット回路ではリ
セット入力が解除してからＣＰＵが動作を開始するまで
に必ず発振安定時間を待たねばならないため従来例のエ
バリユエーションチップではリセットモード１を内蔵し
た製品がエミュレーションできない。

〔発明が解決しようとする課題〕

上述した従来のリセット回路を内蔵するエバリユエーシ
ョンチップは、リセット入力解除後発振安定時間をカウ
ントした後ＣＰＵが動作を開始するため、リセット入力
解除後ただちにＣＰＵが動作を開始するリセット方式を
内蔵する製品のエミュレーションが不可能であり、エバ
リユエーションチップを新たに開発せねばならないとい
う欠点がある。

〔課題を解決するための手段〕

本発明に係わるエバリユエーションチップは、単一半導
体基板上に中央処理装置とスタンバイ回路及びロウレベ
ル検出回路と立ち上がりエツジ検出回路及び発振安定時
間カウンタから成るリセット回路とエバリユエーション
チップに対するモード選択端子とリセット回路に対する
２入力セレクタとモード選択端子に対する印加電圧レベ
ルによりセレクタが発振安定時間カウンタのオーバフロ
ー信号または立ち上がりエツジ検出回路のエツジ検出信
号を選択してリセット状態を解除する手段を有している
。

また、中央処理装置の命令実行により値を設定可能なモ
ード選択レジスタとモード選択レジスタの設定値により
セレクタが発振安定時間カウンタのオーバフロー信号ま
たは立ち上がりエツジ検出回路のエツジ検出信号を選択
してリセット状態を解除する手段を有している。

すなわち、上述した従来のリセット回路を内蔵スルエバ
リユエーションチップは、リセット解除後発振安定時間
経過後ＣＰＵが動作を開始するのに対し、本発明のリセ
ット回路を内蔵するエバリユエーションチップは、モー
ド端子とセレクタを付加し、モード端子の入力信号によ
りセレクタが立ち上がりエツジ検出回路のエツジ検出信
号かＪＩＪｄｉ”定時間カウンタのオーバフロー信号の
いづれかを選択して、ＣＰＵの動作を開始させる機能を
有し、従来例のリセット方式に加え、リセット入力解除
後ただちにＣＰｔＪが動作を開始するリセット方式の両
リセット方式を選択できるため各々のリセット方式を内
蔵する製品を同一のエバリユエーションチップでエミュ
レートできる。

〔実施例〕

第１図は、本発明の第１の実施例を示すブロック図であ
る。

第１の実施例のリセット回路を内蔵するエバリユエーシ
ョンチップについて第１図を参照し構成及び動作を説明
する。

本実施例のリセット回路を内蔵するエバリユエーション
チップは、リセット方式を切替えるために外部端子を備
え、外部端子に入力する信号レベルニヨリエバリュエー
ションチップのリセット方式を切替えられる特徴を有す
る。第１の実施例のエバリユエーションチップは従来例
に対してモード選択端子１００とセレクタ１１０を付加
したことが異なるのみであるため、従来例と同一な構成
要素の説明は省略し相違点の木を中心に説明する。モー
ド選択端子１００はエバリュエーションチップ４００の
リセット方式を選択する外部入力端子である。モード選
択端子１００が“ｌ”の時モード信号１０１が“１”と
なり、′０”の時モード信号１０１は“０″となる。セ
レクタ１１０はモード信号１０１によりエツジ検出信号
５１１かオーバフロー信号４７３を選択し出力信号１１
１を出力する選択回路でモード信号１０１が１”の時エ
ツジ検出信号５１１を選択し“０”の時オーバフロー信
号４７３を圧力する。また出力信号１１１はスタンバイ
回路４５０に供給され、スタンバイ回路４５０は出力信
号１１１により内部クロック信号４５１の供給を開始す
る。

次に第１の実施例のエバリユエーションチップのリセッ
ト動作について第２図と第６図を参照して説明する。な
お、ストップ状態への遷移動作は従来例と同一であるた
め省略し、解除時の動作のみ述べる。エバリユエーショ
ンチップ４００のモード選択端子１００は、あらかじめ
エミュレートする製品のリセット方式に対応して“１″
か“０”に設定しておく。

まず、リセットモード２の風ミエレーションについて第
６図を参照して述べる。

モード選択端子１００を“０″に設定する。

モード選択端子１００が“０”であることにより、モー
ド信号１０１が“０″となりセレクタ１１０はオーバフ
ロー信号４７３を選択する。セレクタ１１０は、オーバ
フロー信号４７３を出力信号１１１としてＳＲフリップ
フロップ５３０のリセット入力に対して出力する。セレ
クタ１１０の入力信号選択後の動作は、第６図に示すと
おりであり従来例と同一のため説明を省略する。（但し
第６図中のオーバフロー信号４７３は、ここでは出力信
号１１１と同一である。）従って、エバ・リュエーショ
ンチップ４００は、リセットモード２のリセット動作を
行なう。

次にリセットモード１のエミュレーションについて第２
図を参照して述べる。

モード選択端子１００を“１″に設定する。

モード選択端子１００が“１″であることにより、モー
ド信号１０１が“１”となりセレクタ１１０はエツジ検
出信号５１１を選択する。セレクタ１１０は、エツジ検
出信号５１１を出力信号としてＳＲフリップフロップ５
３０のリセット入力に対して出力する。リセット信号４
９１が°゛０”になると、ロウレベル検出回路５００が
ロウレベルを検出してレベル検出信号４７２を“１”に
する。

レベル検出信号４７２は立ち上がりに同期して、ＳＲフ
リップフロップ５３０をセットする。従って内部リセッ
ト信号４７１が“１″となり、ＣＰＵ４２０と周辺回路
４１０とメモリ４３０をリセット状態とする。同時にレ
ベル検出信号４７２の立ち上がりに同期して、発振回路
４６０は発振動作を開始し内部クロック信号４６１を供
給する。次にリセット信号４９１が“０″から“１″に
なると立ち上がりエツジ検出回路５１０が立ち上がりエ
ツジを検出してエツジ検出信号５１１を出力する。エツ
ジ検出信号５１１によりロウレベル検出回路５００はレ
ベル検出信号４７２を“０″にする。エツジ検出信号５
１１は圧力信号１１１として出力されＳＲフリップフロ
ップ５２０をリセットする。従って内部リセット信号４
７１は、内部クロック信号４６１の立ち上がりに同期し
て“０″になる。同時に出力信号１１１によりスタンバ
イ回路４５０は、内部クロック信号４５１をＣＰＵ４２
０と周辺回路４１０とメモリ４３０に対して供給する。

内部リセット信号４７１が“０”になることによりリセ
ット状態を解除する。

上述のようにエバリユエーションチップ４００は、リセ
ットモード１のリセット動作を行ない、リセット入力が
解除するとＣＰＵ　４２０は直ちにプログラムの実行動
作を開始する。

従って、エバリユエーションチップ４００は従来例に加
えてモード選択端子１００の設定によりリセットモード
１のリセット方式でエミュレーションを行なうことがで
きる。

第３図は本発明の第２の実施例を示すブロック図である
。

第２の実施例のリセット回路を内蔵するエバリユエーシ
ョンチップについて第３図を参照して構成及び動作を説
明する。

本実施例のリセット回路を内蔵するエバリユエーション
チップは、リセット方式を切替えるためのモード選択レ
ジスタを備え、モード選択レジスタの設定値によりリセ
ット方式を切替えられる特徴を有する。

第２の実施例のリセット回路を内蔵するエバリユエーシ
ョンチップは、第１の実施例に対してモード端子１００
とモード選択レジスタ３００が異なるのみであるため相
違点のみを中心に説明する。モード選択レジスタ３００
は、内部データバス４４０を介してＣＰＵ４２０に接続
されており、エバリユエーションチップ４００のリセッ
ト方式を選択する１ビツト構成のレジスタである。モー
ド選択レジスタ３００へは専用命令によりデータを設定
する。モード信号３０２はモード選択レジスタ３００が
“１”の時“１″となり、６０″の時“０”となる信号
であ今。ライト信号３０１はＣＰＵ４２０が出力するモ
ード選択レジスタ３００へのライト信号であり、”１″
の時データをライトする。セレクタ１１０は、モード信
号３０２が１”の時エツジ検出信号５１１を選択し、“
０”の時オーバフロー信号４７３を選択する。

通常エバリユエーションチップは、あらかじめエミュレ
ートする製品の機能に対応してモードレジスタの設定を
行なうため、あらかじめモード選択レジスタ３００にデ
ータを設定しておく。モード選択レジスタ３００の設定
は、エミュレータのモニタプログラムにより設定する。

モード選択レジスタ３００は、エミュレータによっての
みライト可能なレジスタであり、１度設定するとＲＥＳ
ＥＴ端子４９０へのリセット入力によってクリアされな
い。

次に第２の実施例の動作について説明する。リセットモ
ード１のエミュレーションについて説明する。専用命令
によりライト信号３０１を“１”にしてモード選択レジ
スタ３００に“１″を設定する。モード選択レジスタ３
００が“１”であることにより、モード信号３０２が“
１″となりセレクタ１１０がエツジ検出信号５１１を選
択する。

従って、エバリユエーションチップ４００は、リセット
モード７の方式でリセット処理を行なう。

次にリセットモード２のエミュレーションについて説明
する。専用命令によりライト信号３０１を１″にしてモ
ード選択レジスタ３００に“０”を設定する。モード選
択レジスタ３００が“０”であることにより、モード信
号３０２が“０”となりセレクタ１１０がオーバフロー
信号４７３を選択する。

従ってエバリユエーションチップ４００はリセットモー
ド２の方式でリセット処理を行なう。

エバリユエーションチップ４００はモード選択レジスタ
３００にあらかじめデータを設定することによりリセッ
トモード１とリセットモード２のエミュレーションが可
能である。

第２の実施例では、モード選択レジスタ３００へは専用
命令を用いてデータを設定したが、アドレスマツピング
することも可能である。

〔発明の効果〕

以上説明したように本発明は従来のエバリユエーション
チップにおいてモード選択端子とセレクタを有し、モー
ド選択端子の設定電圧レベルによりセレクタが立ち上が
りエツジ検出回路のエツジ検出信号か発振安定時間カウ
ンタのオーバフロー信号のいづれかを選択してリセット
入力解除後直ちにＣＰＵが動作を開始するリセット処理
（リセットモード１）かリセット入力解除後発振安定時
間をカウントした後ＣＰＵが動作を開始するリセット処
理（リセットモード２）を選択することにより、同一の
エバリュエーションチップで゛２種類のリセット方式を
エミュレートできる効果がある。

更にモード選択端子の代わりにモード選択レジスタを付
加し、モード選択レジスタの設定値によりリセット処理
を選択することにより外部端子数を増加せずに同一のエ
バリユエーションチップで２種類のリセット方式をエミ
ュレートできる効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例のエバリユエーションチ
ップのブロック図、第２図は第１の実施例のエバリユエ
ーションチップにおいてストップ状態をリセット信号に
より解除した場合の動作タイミングチャート、第３図は
本発明の第２の実施例のエバリユエーションチップのブ
ロック図、第４図は従来のエバリユエーションチップの
ブロック図、第５図は従来のエバリユエーションチップ
のリセット回路のブロック図、第６図は従来のエバリユ
エーションチップにおいてストップ状態をリセット信号
により解除した場合の動作タイミングチャートである。 １００・・・・・・モード選択端子、１０１・・・・・
・モード信号、１１０・・・・・・セレクタ、１１１・
・・・・・出力信号、３００・・・・・・モード選択レ
ジスタ、３０１・・・・・・ライト信号、３０２・・・
・・・モード信号、４００・・・・・・エバリユエーシ
ョンチップ、４１０・・・・・・周辺回路、４２０・・
・・・・中央処理装置（ＣＰ　Ｕ）、４３０・・・・・
・メモリ、４４０・・・・・・内部バス、４５０・・・
パ・・スタンバイ回路、４５１・・・・・・内部クロッ
ク信号、４６０・・・・・・発振回路、４６１・・・・
・・内部クロック信号、４７０・・・・・・リセット回
路、４７１・・・・・・内部リセット信号、４７２・・
・・・・レベル検出信号、４７３・旧・・オーバフロー
信号、４８０・・・・・・端子、４８１・・印・端子、
４９０・・・・・・ＲＥＳＥＴ端子、４９１・旧・・リ
セット信号、５００・・・・・・ロウレベル検出回路、
５１０・・・・・・立ち上がりエツジ検出回路、５２０
・旧・・発振安定時間カウンタ、５３０・・・・・・Ｓ
Ｒフリップフロップ、５４０・・・・・・ＡＮＤゲート
、５４１・・団・出力信号。

Claims (2)

【特許請求の範囲】
1. （１）中央処理装置と、スタンバイ回路と、ロウレベル
   検出回路、立ち上がりエッジ検出回路及び発振安定時間
   カウンタを含むリセット回路とを内蔵するエバリュエー
   ションチップにおいて、前記エバリュエーションチップ
   に対しモード選択端子を付加するとともに前記リセット
   回路に対し２入力セレクタを付加し、さらに前記モード
   選択端子に対する印加電圧レベルにより前記セレクタが
   前記発振安定時間カウンタのオーバフロー信号または前
   記立ち上がりエッジ検出回路のエッジ検出信号を選択し
   てリセット状態を解除する手段を設けたことを特徴とす
   るエバリュエーションチップ。
2. （２）請求範囲第１項のエバリュエーションチップにお
   いて中央処理装置の命令実行により値を設定可能なモー
   ド選択レジスタを付加し、前記モード選択レジスタの設
   定値により前記セレクタが前記発振安定時間カウンタの
   オーバフロー信号かまたは前記立ち上がりエッジ検出回
   路のエッジ検出信号を選択してリセット状態を解除する
   手段を有することを特徴とするエバリュエーションチッ
   プ。