JPS60124734A - Ｃｐｕに対する割込み処理装置 - Google Patents
Ｃｐｕに対する割込み処理装置Info
- Publication number
- JPS60124734A JPS60124734A JP58233947A JP23394783A JPS60124734A JP S60124734 A JPS60124734 A JP S60124734A JP 58233947 A JP58233947 A JP 58233947A JP 23394783 A JP23394783 A JP 23394783A JP S60124734 A JPS60124734 A JP S60124734A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- interrupt
- power
- unmasked
- nmi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
し発明の技術分野］
この発明は、マスクされないυｊ込みのＣＰＵに対する
割込み処理装置に関する。
割込み処理装置に関する。
［発明の技術的背景どその問題点コ
ＣＦ’ｔＪ （中央処理装置〉に対するマスクされない
割込みは、主にＷ７Ｈ割込み、パリティエラーのような
突然発生ずる事象に用いられる。しかし、この割込みは
ＣＰＵ自身では禁止できないため、この割込みが何回も
続けて発生づ゛るとソフトウェア上部台が悪い事が起こ
る。すなわち、割込ｉ）にはスタックを用いることが多
いが、そのスタックを使い過ぎてメモリーを破壊してし
まうようがことが発生すル虞れがある。この為、従来は
例えば、マスクされない割込みが発生すると二度とその
割込みが発生しないようなハードウェアを使用した〜
もの、あるいはマスクされない割込みである停電割込み
が発生した場合に電源の定数によりマスクされない割込
みの発生周期をある時間以上におさえるようにしたもの
が知られている。
割込みは、主にＷ７Ｈ割込み、パリティエラーのような
突然発生ずる事象に用いられる。しかし、この割込みは
ＣＰＵ自身では禁止できないため、この割込みが何回も
続けて発生づ゛るとソフトウェア上部台が悪い事が起こ
る。すなわち、割込ｉ）にはスタックを用いることが多
いが、そのスタックを使い過ぎてメモリーを破壊してし
まうようがことが発生すル虞れがある。この為、従来は
例えば、マスクされない割込みが発生すると二度とその
割込みが発生しないようなハードウェアを使用した〜
もの、あるいはマスクされない割込みである停電割込み
が発生した場合に電源の定数によりマスクされない割込
みの発生周期をある時間以上におさえるようにしたもの
が知られている。
しかしながら前者の場合はマスクされない割込みが発生
し、それに対する処理が終了して割込み先のルーチンに
戻ってもマスクされない割込みの発生が禁止されて（（
るため正確な動作が期待できなくなる問題があり、また
後者の場合はマスクされない割込みに対する処理時間が
その割込みの周期よりも短ければ割込み先のルーチンに
戻ったとき前者の場合と違って正確な動作が期待できる
が、しかしこれは電源の定数によって割込みの発生周期
が決まるため停電割込みの場合には良いが他のあらゆる
マスクされない割込みに対応できない問題があった。
し、それに対する処理が終了して割込み先のルーチンに
戻ってもマスクされない割込みの発生が禁止されて（（
るため正確な動作が期待できなくなる問題があり、また
後者の場合はマスクされない割込みに対する処理時間が
その割込みの周期よりも短ければ割込み先のルーチンに
戻ったとき前者の場合と違って正確な動作が期待できる
が、しかしこれは電源の定数によって割込みの発生周期
が決まるため停電割込みの場合には良いが他のあらゆる
マスクされない割込みに対応できない問題があった。
［発明の目的］
この発明はこのような問題を解決するために為されたも
ので、電源の投入時に供給されるマスクされない割込み
に対してＣＰＵの正確な動作を保障することができるＣ
ＰＵに対する割込み処理装置を提供することを目的とす
る。
ので、電源の投入時に供給されるマスクされない割込み
に対してＣＰＵの正確な動作を保障することができるＣ
ＰＵに対する割込み処理装置を提供することを目的とす
る。
またこの発明は電源投入時も含めあらゆるマスクされな
い割込みに対して０１つりの正確な動作を保障すること
ができるＣＰＵに対づる割込み処理装置を提供すること
を目的とする。
い割込みに対して０１つりの正確な動作を保障すること
ができるＣＰＵに対づる割込み処理装置を提供すること
を目的とする。
［発明の概要］
この発明は、電源の投入時、ＣＰＵに対して供給される
マスクされない割込みを単安定マルチバイブレータによ
り一定時間禁止するものである。
マスクされない割込みを単安定マルチバイブレータによ
り一定時間禁止するものである。
またこの発明は、電源の投入時、ＣＰＵに対して供給さ
れるマスクされない割込みを単安定マルチバイブレータ
により一定時間禁止するとともに、その一定時間の経過
後マスクされない割込みが発生したときはその割込みを
前記ＣＰＵに供給し、以後、マスクされない割込みの前
記ＣＰＵに対する供給を割込みの解除指令の入力があっ
た後単安定マルチバイブレータにより一定時間が経過す
るまで禁止するものである。
れるマスクされない割込みを単安定マルチバイブレータ
により一定時間禁止するとともに、その一定時間の経過
後マスクされない割込みが発生したときはその割込みを
前記ＣＰＵに供給し、以後、マスクされない割込みの前
記ＣＰＵに対する供給を割込みの解除指令の入力があっ
た後単安定マルチバイブレータにより一定時間が経過す
るまで禁止するものである。
［発明の実施例］
以下、この発明の実施例を図面を参照して説明する。
第１図において、１はマスクされない割込み（以下、Ｎ
ＭＩ：Ｎｏｎ Ｍａｓｋａｂｌｅｉｎｔｅｒｒｕｐｔと
称する。）の入力端子ＩＮを設けたＣＰＵ （中央処理
装置）である。２はフリップフロップで、このフリップ
フロップ２は例＼ えばＮ Ｍ、Ｉの要因である停電発生検出信＠Ｓ１によ
ってセットされ、第１のアンドゲート３の出ノｊによっ
てリセットされ、そのセット出力をセット出力端子Ｑか
ら前記第１、第２のアンドゲート３．４の一方の入−万
端子に供給している。５は単安定マルチバイブレータで
、このマルチバイブレータ５の一方の出力端子０１から
の出力を前記第１のアンドゲート３の他方の入力端子に
供給し、他方の出力端子０２からの出力を前記第２のア
ンドゲート４の他方の入力端子に供給している。前記単
安定マルチバイブレータ５はＮＭＩ解除信号Ｓ２を入力
されて動作するもので、通常は出力端子０１をローレベ
ル、出力端子０２をハイレベルとし、前記ＮＭ１解除信
号Ｓ２が入力されると一定時間出力端子０１をハイレベ
ル、出力端子０２をローレベルに反転するものである。
ＭＩ：Ｎｏｎ Ｍａｓｋａｂｌｅｉｎｔｅｒｒｕｐｔと
称する。）の入力端子ＩＮを設けたＣＰＵ （中央処理
装置）である。２はフリップフロップで、このフリップ
フロップ２は例＼ えばＮ Ｍ、Ｉの要因である停電発生検出信＠Ｓ１によ
ってセットされ、第１のアンドゲート３の出ノｊによっ
てリセットされ、そのセット出力をセット出力端子Ｑか
ら前記第１、第２のアンドゲート３．４の一方の入−万
端子に供給している。５は単安定マルチバイブレータで
、このマルチバイブレータ５の一方の出力端子０１から
の出力を前記第１のアンドゲート３の他方の入力端子に
供給し、他方の出力端子０２からの出力を前記第２のア
ンドゲート４の他方の入力端子に供給している。前記単
安定マルチバイブレータ５はＮＭＩ解除信号Ｓ２を入力
されて動作するもので、通常は出力端子０１をローレベ
ル、出力端子０２をハイレベルとし、前記ＮＭ１解除信
号Ｓ２が入力されると一定時間出力端子０１をハイレベ
ル、出力端子０２をローレベルに反転するものである。
この一定時間はあらゆるＮＭＩに対する処理時間よりも
長い時間に設定されている。前記第２のアンドゲート４
の出力をＮＭＩとして前記ＣＰｔＪ１の割込み入力端子
ＩＮに供給するようにしている。
長い時間に設定されている。前記第２のアンドゲート４
の出力をＮＭＩとして前記ＣＰｔＪ１の割込み入力端子
ＩＮに供給するようにしている。
次にこの実施例装置の動作を第２図の流れ図に基づいて
述べる。
述べる。
電源の投入があると、Ｃ，ＰｔＪｌは各種のイニシャル
処理を行う。一方電源の投入により停電が復帰するとＮ
ＭＩ解除信号が発生して単安定マルチバイブレータ５を
動作させる。これにより、マルチバイブレータ５の出力
端子０２の出力は一定時間ローレベルとなりＮＭＩ（７
）ＣＰＵ１に対する入力を一定時間禁止する。しかして
この間にＣＰＵ１はスタックポインタの戻し、レジスタ
の戻しなど停電復帰処理を行ってリターンする。こうす
ることによりメモリーがバッテリーでバックアップされ
ているＲ Ａ ｒＶｌを使用したものにおいて、電源の
投入があってもソフトウェアの動きを連続した動きにす
ることができる。従って、電源の投入時に一供給される
マスクされない割込みに対してＣＰＵ１の正確な動作０
を保１４することができる。
処理を行う。一方電源の投入により停電が復帰するとＮ
ＭＩ解除信号が発生して単安定マルチバイブレータ５を
動作させる。これにより、マルチバイブレータ５の出力
端子０２の出力は一定時間ローレベルとなりＮＭＩ（７
）ＣＰＵ１に対する入力を一定時間禁止する。しかして
この間にＣＰＵ１はスタックポインタの戻し、レジスタ
の戻しなど停電復帰処理を行ってリターンする。こうす
ることによりメモリーがバッテリーでバックアップされ
ているＲ Ａ ｒＶｌを使用したものにおいて、電源の
投入があってもソフトウェアの動きを連続した動きにす
ることができる。従って、電源の投入時に一供給される
マスクされない割込みに対してＣＰＵ１の正確な動作０
を保１４することができる。
またＣＰｔＪｌの動作中において停電が発生すると停電
発生検出信号Ｓ１がフリップフロップ２に供給される。
発生検出信号Ｓ１がフリップフロップ２に供給される。
これによりフリップフロップ２がセットされて出力端子
Ｑからハイレベルなセット出力が送出される。こうして
第２のアンドゲート４からＣＰＵ１にＮＭＩが供給され
、これによりＣＰＵ１はレジスタの退避、スタックポイ
ンタの退避などを行って停電割込み処理を行う。以後、
この状態はフリップフロップ２がリセットされるまで、
すなわちＮＭＩ解除信号Ｓ２が単安定マルチバイブレー
タ５に入力されてその出力端子０１がハイレベルとなる
まで保持される。そしてフリップフロップ２がリセット
されると以降は停電発生検出信号Ｓ１の入力によって再
びセット動作するようになる。しかし、このとき第２の
アンドゲート４の他方の入力端子にはマルチバイブレー
タ５の出力端子０２から一定時間ローレベルな信号が入
力されているのでＮＭＩとしてはさらに一定時間に屋っ
てＣＰＵ １の割込み入力端子ＩＮに供給されるのが禁
止される。このようにＮＭＩがＣＰＵ１の割込み入力端
子ＩＮに供給されるとその後はＮＭＩ解除信号Ｓ２が入
力されない限りＣＰＵ１に対するＮＭＩの入力が禁止さ
れるので、ＣＰＵ１に対してＮＭＩが何回も続けて入力
されることはなく、メモリーを破壊してしまう虞れはな
い。
Ｑからハイレベルなセット出力が送出される。こうして
第２のアンドゲート４からＣＰＵ１にＮＭＩが供給され
、これによりＣＰＵ１はレジスタの退避、スタックポイ
ンタの退避などを行って停電割込み処理を行う。以後、
この状態はフリップフロップ２がリセットされるまで、
すなわちＮＭＩ解除信号Ｓ２が単安定マルチバイブレー
タ５に入力されてその出力端子０１がハイレベルとなる
まで保持される。そしてフリップフロップ２がリセット
されると以降は停電発生検出信号Ｓ１の入力によって再
びセット動作するようになる。しかし、このとき第２の
アンドゲート４の他方の入力端子にはマルチバイブレー
タ５の出力端子０２から一定時間ローレベルな信号が入
力されているのでＮＭＩとしてはさらに一定時間に屋っ
てＣＰＵ １の割込み入力端子ＩＮに供給されるのが禁
止される。このようにＮＭＩがＣＰＵ１の割込み入力端
子ＩＮに供給されるとその後はＮＭＩ解除信号Ｓ２が入
力されない限りＣＰＵ１に対するＮＭＩの入力が禁止さ
れるので、ＣＰＵ１に対してＮＭＩが何回も続けて入力
されることはなく、メモリーを破壊してしまう虞れはな
い。
またＮＭＩ解除信号Ｓ２が入力されてもそれによって直
ちにＣＰＵ １のＮ Ｍ Ｉ 解除が行われるようなこ
とはなく、単安定マルチバイブレーク５による一定時間
が経過しなければＮＭＩ解除が行われないので、停電復
帰処理中に誤ってＣＰｔＪｌにＮＭｌが入力される虞れ
はない。従って、あらゆるマスクされない割込みに対し
てＣ’ＰＵ１の正確な動作を保障することができる。
ちにＣＰＵ １のＮ Ｍ Ｉ 解除が行われるようなこ
とはなく、単安定マルチバイブレーク５による一定時間
が経過しなければＮＭＩ解除が行われないので、停電復
帰処理中に誤ってＣＰｔＪｌにＮＭｌが入力される虞れ
はない。従って、あらゆるマスクされない割込みに対し
てＣ’ＰＵ１の正確な動作を保障することができる。
［発明の効果］
以上詳述したようにこの発明によれば、電源の投入時に
供給されるマスクされない割込みに対してＣＰＵの正確
な動作を保障することができるＣＰＵに対する割込み処
理装置を提供できるものである。
供給されるマスクされない割込みに対してＣＰＵの正確
な動作を保障することができるＣＰＵに対する割込み処
理装置を提供できるものである。
またこの発明によれば、電源の投入時も含めあらゆるマ
スクされない割込みに対してＣＰｔＪの正確な動作を保
障することができるＣＰＬＩに対する割込み処理装置を
提供できるものである。
スクされない割込みに対してＣＰｔＪの正確な動作を保
障することができるＣＰＬＩに対する割込み処理装置を
提供できるものである。
第１図はこの発明の実施例を示す回路図、第２図は同実
施例における動作処理を示す流れ図である。 １・・・ｃｐｕ ＜中央処理装置）・、２・・・フリッ
プフロップ、３．４・・・アントゲ−１−１５・・・単
安定マルチバイブレータ、Ｓｌ・・・停電発生検出信号
、＄２・・・ＮＭＩ解除信号。 出願人代理人 弁理士 鈴江武彦
施例における動作処理を示す流れ図である。 １・・・ｃｐｕ ＜中央処理装置）・、２・・・フリッ
プフロップ、３．４・・・アントゲ−１−１５・・・単
安定マルチバイブレータ、Ｓｌ・・・停電発生検出信号
、＄２・・・ＮＭＩ解除信号。 出願人代理人 弁理士 鈴江武彦
Claims (2)
- （１）電源の投１人時、ＣＰＵに対して供給されるマス
クされない割込みを単安定マルチバイブレータにより一
定時間禁止することを特徴とするＣＰＵに対する割込み
処理装置。 - （２）電源の投入時、ＣＰＵに対して供給されるマスク
されない割込みを単安定マルチバイブレータにより一定
時間禁止するとともに、その一定時間の経過後マスクさ
れない割込みが発生したときはその割込みを前記ＣＰ［
Ｊに供給し、以後、マスクされない割込みの前記ＣＰＵ
に対する供給を割込みの解除指令の入力があった後単安
定マルチバイブレータにより一定時間が経過するまで禁
止することを特徴とするＣＰＵに対する割込み処理装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58233947A JPS60124734A (ja) | 1983-12-12 | 1983-12-12 | Ｃｐｕに対する割込み処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58233947A JPS60124734A (ja) | 1983-12-12 | 1983-12-12 | Ｃｐｕに対する割込み処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60124734A true JPS60124734A (ja) | 1985-07-03 |
Family
ID=16963108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58233947A Pending JPS60124734A (ja) | 1983-12-12 | 1983-12-12 | Ｃｐｕに対する割込み処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60124734A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62226233A (ja) * | 1986-03-27 | 1987-10-05 | Nec Corp | マイクロコンピユ−タ |
| JPH01197843A (ja) * | 1988-02-02 | 1989-08-09 | Nec Ic Microcomput Syst Ltd | マイクロコンピュータ |
| JPH03164955A (ja) * | 1989-11-24 | 1991-07-16 | Fujitsu Ltd | 割込み制御方式 |
-
1983
- 1983-12-12 JP JP58233947A patent/JPS60124734A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62226233A (ja) * | 1986-03-27 | 1987-10-05 | Nec Corp | マイクロコンピユ−タ |
| JPH0531773B2 (ja) * | 1986-03-27 | 1993-05-13 | Nippon Electric Co | |
| JPH01197843A (ja) * | 1988-02-02 | 1989-08-09 | Nec Ic Microcomput Syst Ltd | マイクロコンピュータ |
| JPH03164955A (ja) * | 1989-11-24 | 1991-07-16 | Fujitsu Ltd | 割込み制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0534884B1 (en) | Task timeout prevention in a multi-task, real-time system | |
| JP3678759B2 (ja) | 割込を発生するための装置および割込を発生するための方法 | |
| JPH048809B2 (ja) | ||
| US6321289B1 (en) | Apparatus for automatically notifying operating system level applications of the occurrence of system management events | |
| US6463492B1 (en) | Technique to automatically notify an operating system level application of a system management event | |
| JPS60124734A (ja) | Ｃｐｕに対する割込み処理装置 | |
| JP3209144B2 (ja) | マイクロプロセッサ | |
| JPH0756774A (ja) | ウォッチドッグタイマ | |
| JP2695775B2 (ja) | コンピュータシステムの誤動作からの復帰方法 | |
| JPS6295644A (ja) | マイクロプロセッサ用プログラムデバッグ装置 | |
| JPS6195426A (ja) | マイクロプロセツサの制御方式 | |
| JPH01217511A (ja) | 割込み回路 | |
| JP2870083B2 (ja) | ウオッチドッグタイマ内蔵マイクロコンピュータ | |
| JPS62205441A (ja) | マイクロコンピユ−タ | |
| JP2867617B2 (ja) | スタンバイ回路 | |
| JPH07104800B2 (ja) | プログラム評価装置 | |
| JPH0378838A (ja) | 情報処理装置 | |
| JPH05189258A (ja) | マイクロコンピュータ | |
| JPS63307547A (ja) | Ｃｐｕ監視回路 | |
| JPH0149968B2 (ja) | ||
| JPS63138437A (ja) | プログラム制御システム | |
| JPH03266136A (ja) | エバリュエーションチップ | |
| JPS62209627A (ja) | デ−タ処理装置 | |
| JPH02136940A (ja) | マイクロコンピュータ周辺機器の誤動作防止回路 | |
| JPS63263543A (ja) | マルチレベルプログラミング方式 |