JPS60124734A - Cpuに対する割込み処理装置 - Google Patents

Cpuに対する割込み処理装置

Info

Publication number
JPS60124734A
JPS60124734A JP58233947A JP23394783A JPS60124734A JP S60124734 A JPS60124734 A JP S60124734A JP 58233947 A JP58233947 A JP 58233947A JP 23394783 A JP23394783 A JP 23394783A JP S60124734 A JPS60124734 A JP S60124734A
Authority
JP
Japan
Prior art keywords
cpu
interrupt
power
unmasked
nmi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58233947A
Other languages
English (en)
Inventor
Hisao Suzuki
久夫 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Toshiba TEC Corp
Original Assignee
Tokyo Sanyo Electric Co Ltd
Tokyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Tokyo Electric Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP58233947A priority Critical patent/JPS60124734A/ja
Publication of JPS60124734A publication Critical patent/JPS60124734A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し発明の技術分野] この発明は、マスクされないυj込みのCPUに対する
割込み処理装置に関する。
[発明の技術的背景どその問題点コ CF’tJ (中央処理装置〉に対するマスクされない
割込みは、主にW7H割込み、パリティエラーのような
突然発生ずる事象に用いられる。しかし、この割込みは
CPU自身では禁止できないため、この割込みが何回も
続けて発生づ゛るとソフトウェア上部台が悪い事が起こ
る。すなわち、割込i)にはスタックを用いることが多
いが、そのスタックを使い過ぎてメモリーを破壊してし
まうようがことが発生すル虞れがある。この為、従来は
例えば、マスクされない割込みが発生すると二度とその
割込みが発生しないようなハードウェアを使用した〜 
もの、あるいはマスクされない割込みである停電割込み
が発生した場合に電源の定数によりマスクされない割込
みの発生周期をある時間以上におさえるようにしたもの
が知られている。
しかしながら前者の場合はマスクされない割込みが発生
し、それに対する処理が終了して割込み先のルーチンに
戻ってもマスクされない割込みの発生が禁止されて((
るため正確な動作が期待できなくなる問題があり、また
後者の場合はマスクされない割込みに対する処理時間が
その割込みの周期よりも短ければ割込み先のルーチンに
戻ったとき前者の場合と違って正確な動作が期待できる
が、しかしこれは電源の定数によって割込みの発生周期
が決まるため停電割込みの場合には良いが他のあらゆる
マスクされない割込みに対応できない問題があった。
[発明の目的] この発明はこのような問題を解決するために為されたも
ので、電源の投入時に供給されるマスクされない割込み
に対してCPUの正確な動作を保障することができるC
PUに対する割込み処理装置を提供することを目的とす
る。
またこの発明は電源投入時も含めあらゆるマスクされな
い割込みに対して01つりの正確な動作を保障すること
ができるCPUに対づる割込み処理装置を提供すること
を目的とする。
[発明の概要] この発明は、電源の投入時、CPUに対して供給される
マスクされない割込みを単安定マルチバイブレータによ
り一定時間禁止するものである。
またこの発明は、電源の投入時、CPUに対して供給さ
れるマスクされない割込みを単安定マルチバイブレータ
により一定時間禁止するとともに、その一定時間の経過
後マスクされない割込みが発生したときはその割込みを
前記CPUに供給し、以後、マスクされない割込みの前
記CPUに対する供給を割込みの解除指令の入力があっ
た後単安定マルチバイブレータにより一定時間が経過す
るまで禁止するものである。
[発明の実施例] 以下、この発明の実施例を図面を参照して説明する。
第1図において、1はマスクされない割込み(以下、N
MI:Non Maskableinterruptと
称する。)の入力端子INを設けたCPU (中央処理
装置)である。2はフリップフロップで、このフリップ
フロップ2は例\ えばN M、Iの要因である停電発生検出信@S1によ
ってセットされ、第1のアンドゲート3の出ノjによっ
てリセットされ、そのセット出力をセット出力端子Qか
ら前記第1、第2のアンドゲート3.4の一方の入−万
端子に供給している。5は単安定マルチバイブレータで
、このマルチバイブレータ5の一方の出力端子01から
の出力を前記第1のアンドゲート3の他方の入力端子に
供給し、他方の出力端子02からの出力を前記第2のア
ンドゲート4の他方の入力端子に供給している。前記単
安定マルチバイブレータ5はNMI解除信号S2を入力
されて動作するもので、通常は出力端子01をローレベ
ル、出力端子02をハイレベルとし、前記NM1解除信
号S2が入力されると一定時間出力端子01をハイレベ
ル、出力端子02をローレベルに反転するものである。
この一定時間はあらゆるNMIに対する処理時間よりも
長い時間に設定されている。前記第2のアンドゲート4
の出力をNMIとして前記CPtJ1の割込み入力端子
INに供給するようにしている。
次にこの実施例装置の動作を第2図の流れ図に基づいて
述べる。
電源の投入があると、C,PtJlは各種のイニシャル
処理を行う。一方電源の投入により停電が復帰するとN
MI解除信号が発生して単安定マルチバイブレータ5を
動作させる。これにより、マルチバイブレータ5の出力
端子02の出力は一定時間ローレベルとなりNMI(7
)CPU1に対する入力を一定時間禁止する。しかして
この間にCPU1はスタックポインタの戻し、レジスタ
の戻しなど停電復帰処理を行ってリターンする。こうす
ることによりメモリーがバッテリーでバックアップされ
ているR A rVlを使用したものにおいて、電源の
投入があってもソフトウェアの動きを連続した動きにす
ることができる。従って、電源の投入時に一供給される
マスクされない割込みに対してCPU1の正確な動作0
を保14することができる。
またCPtJlの動作中において停電が発生すると停電
発生検出信号S1がフリップフロップ2に供給される。
これによりフリップフロップ2がセットされて出力端子
Qからハイレベルなセット出力が送出される。こうして
第2のアンドゲート4からCPU1にNMIが供給され
、これによりCPU1はレジスタの退避、スタックポイ
ンタの退避などを行って停電割込み処理を行う。以後、
この状態はフリップフロップ2がリセットされるまで、
すなわちNMI解除信号S2が単安定マルチバイブレー
タ5に入力されてその出力端子01がハイレベルとなる
まで保持される。そしてフリップフロップ2がリセット
されると以降は停電発生検出信号S1の入力によって再
びセット動作するようになる。しかし、このとき第2の
アンドゲート4の他方の入力端子にはマルチバイブレー
タ5の出力端子02から一定時間ローレベルな信号が入
力されているのでNMIとしてはさらに一定時間に屋っ
てCPU 1の割込み入力端子INに供給されるのが禁
止される。このようにNMIがCPU1の割込み入力端
子INに供給されるとその後はNMI解除信号S2が入
力されない限りCPU1に対するNMIの入力が禁止さ
れるので、CPU1に対してNMIが何回も続けて入力
されることはなく、メモリーを破壊してしまう虞れはな
い。
またNMI解除信号S2が入力されてもそれによって直
ちにCPU 1のN M I 解除が行われるようなこ
とはなく、単安定マルチバイブレーク5による一定時間
が経過しなければNMI解除が行われないので、停電復
帰処理中に誤ってCPtJlにNMlが入力される虞れ
はない。従って、あらゆるマスクされない割込みに対し
てC’PU1の正確な動作を保障することができる。
[発明の効果] 以上詳述したようにこの発明によれば、電源の投入時に
供給されるマスクされない割込みに対してCPUの正確
な動作を保障することができるCPUに対する割込み処
理装置を提供できるものである。
またこの発明によれば、電源の投入時も含めあらゆるマ
スクされない割込みに対してCPtJの正確な動作を保
障することができるCPLIに対する割込み処理装置を
提供できるものである。
【図面の簡単な説明】
第1図はこの発明の実施例を示す回路図、第2図は同実
施例における動作処理を示す流れ図である。 1・・・cpu <中央処理装置)・、2・・・フリッ
プフロップ、3.4・・・アントゲ−1−15・・・単
安定マルチバイブレータ、Sl・・・停電発生検出信号
、$2・・・NMI解除信号。 出願人代理人 弁理士 鈴江武彦

Claims (2)

    【特許請求の範囲】
  1. (1)電源の投1人時、CPUに対して供給されるマス
    クされない割込みを単安定マルチバイブレータにより一
    定時間禁止することを特徴とするCPUに対する割込み
    処理装置。
  2. (2)電源の投入時、CPUに対して供給されるマスク
    されない割込みを単安定マルチバイブレータにより一定
    時間禁止するとともに、その一定時間の経過後マスクさ
    れない割込みが発生したときはその割込みを前記CP[
    Jに供給し、以後、マスクされない割込みの前記CPU
    に対する供給を割込みの解除指令の入力があった後単安
    定マルチバイブレータにより一定時間が経過するまで禁
    止することを特徴とするCPUに対する割込み処理装置
JP58233947A 1983-12-12 1983-12-12 Cpuに対する割込み処理装置 Pending JPS60124734A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58233947A JPS60124734A (ja) 1983-12-12 1983-12-12 Cpuに対する割込み処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58233947A JPS60124734A (ja) 1983-12-12 1983-12-12 Cpuに対する割込み処理装置

Publications (1)

Publication Number Publication Date
JPS60124734A true JPS60124734A (ja) 1985-07-03

Family

ID=16963108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58233947A Pending JPS60124734A (ja) 1983-12-12 1983-12-12 Cpuに対する割込み処理装置

Country Status (1)

Country Link
JP (1) JPS60124734A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62226233A (ja) * 1986-03-27 1987-10-05 Nec Corp マイクロコンピユ−タ
JPH01197843A (ja) * 1988-02-02 1989-08-09 Nec Ic Microcomput Syst Ltd マイクロコンピュータ
JPH03164955A (ja) * 1989-11-24 1991-07-16 Fujitsu Ltd 割込み制御方式

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62226233A (ja) * 1986-03-27 1987-10-05 Nec Corp マイクロコンピユ−タ
JPH0531773B2 (ja) * 1986-03-27 1993-05-13 Nippon Electric Co
JPH01197843A (ja) * 1988-02-02 1989-08-09 Nec Ic Microcomput Syst Ltd マイクロコンピュータ
JPH03164955A (ja) * 1989-11-24 1991-07-16 Fujitsu Ltd 割込み制御方式

Similar Documents

Publication Publication Date Title
EP0534884B1 (en) Task timeout prevention in a multi-task, real-time system
JP3678759B2 (ja) 割込を発生するための装置および割込を発生するための方法
JPH048809B2 (ja)
US6321289B1 (en) Apparatus for automatically notifying operating system level applications of the occurrence of system management events
US6463492B1 (en) Technique to automatically notify an operating system level application of a system management event
JPS60124734A (ja) Cpuに対する割込み処理装置
JP3209144B2 (ja) マイクロプロセッサ
JPH0756774A (ja) ウォッチドッグタイマ
JP2695775B2 (ja) コンピュータシステムの誤動作からの復帰方法
JPS6195426A (ja) マイクロプロセツサの制御方式
JPH01217511A (ja) 割込み回路
JP3302149B2 (ja) コンピュータシステム
JP2870083B2 (ja) ウオッチドッグタイマ内蔵マイクロコンピュータ
JPS62205441A (ja) マイクロコンピユ−タ
JP2024134199A (ja) 半導体集積回路装置
JP2867617B2 (ja) スタンバイ回路
JPH07104800B2 (ja) プログラム評価装置
JPH0378838A (ja) 情報処理装置
JPH05189258A (ja) マイクロコンピュータ
JPS63307547A (ja) Cpu監視回路
JPH0149968B2 (ja)
JPS63138437A (ja) プログラム制御システム
JPH03266136A (ja) エバリュエーションチップ
JPS62209627A (ja) デ−タ処理装置
JPH01223521A (ja) 大規模集積回路