JPH01197843A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH01197843A JPH01197843A JP63023379A JP2337988A JPH01197843A JP H01197843 A JPH01197843 A JP H01197843A JP 63023379 A JP63023379 A JP 63023379A JP 2337988 A JP2337988 A JP 2337988A JP H01197843 A JPH01197843 A JP H01197843A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- interrupt
- masked
- interrupt request
- maskable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002401 inhibitory effect Effects 0.000 claims abstract description 5
- 230000007257 malfunction Effects 0.000 abstract description 5
- 230000000694 effects Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータに関し、特に−１シ込み
制御機能を有するマイクロコンビ島−夕に関する。
制御機能を有するマイクロコンビ島−夕に関する。
従来、この徳のマイクロコンピュータは外部割り込み（
以下、割り込み）機能として、プログラムによシ禁止／
許可が出来る割り込み（マスカブル−インタ２ブト、Ｉ
ＮＴ）と禁止／許可が出来ない割り込み（ノンマスカプ
ル・インタラブド。
以下、割り込み）機能として、プログラムによシ禁止／
許可が出来る割り込み（マスカブル−インタ２ブト、Ｉ
ＮＴ）と禁止／許可が出来ない割り込み（ノンマスカプ
ル・インタラブド。
ＮＭｉ）とがある。
ｉＮＴはプログラムに禁止／許可されると共Ｋ。
割り込みを受付けることによっても禁止され、複数本の
割り込みを有する場合は、１つの割り込みを受、付ける
と他の割り込みは禁止されるようになっている。
割り込みを有する場合は、１つの割り込みを受、付ける
と他の割り込みは禁止されるようになっている。
これに対してノンマスカプル割り込みはプログラムの実
行中であれば、いかなる場合でも受付けられ他の割り込
みを受付は中でも受付けることができるようになりてい
る。
行中であれば、いかなる場合でも受付けられ他の割り込
みを受付は中でも受付けることができるようになりてい
る。
上述した従来のマイクロコンビ晶−夕のノンマスカプル
割り込みＮＭｉ は、いかなる場合にも受付けるために
、リセット解除直後のマイクＣＩ８：ｙンピエータの内
部状態（特にスタックポインタ）や周辺装置の動作モー
ドが未設定の場合でも受付けてしまい誤動作の原因にな
るという欠点がある。
割り込みＮＭｉ は、いかなる場合にも受付けるために
、リセット解除直後のマイクＣＩ８：ｙンピエータの内
部状態（特にスタックポインタ）や周辺装置の動作モー
ドが未設定の場合でも受付けてしまい誤動作の原因にな
るという欠点がある。
特ＫＩＪセット解除直後は多くの場合は電源投入時など
のシステムの立上げ時で、電源投入に伴うノイズが多く
発生し、このノイズがノンマスカプル割り込み信号に入
力することが知られている。
のシステムの立上げ時で、電源投入に伴うノイズが多く
発生し、このノイズがノンマスカプル割り込み信号に入
力することが知られている。
従って、従来のマイクロコンピュータはこのノンマスカ
プル割り込み、ＮＭｉを受付けると誤った割り込み処理
を引き起してしまう。又、従来のマイクロコンビ為−夕
はノンマスカプルＮＭＩ （Ｄ受付は中に外部のノンマ
スカプル信号にノイズが発生すると、ノンマスカプル割
）込み処理中にノンマスカプル割り込みを受付けるとと
Ｋなシ、プログラム退避のネスティング・レベルが深く
なシ過ぎたち、異常処理プログラムが途中で中断され正
しく実行でき表くなる等の不都合が発生してしまう欠点
があった。
プル割り込み、ＮＭｉを受付けると誤った割り込み処理
を引き起してしまう。又、従来のマイクロコンビ為−夕
はノンマスカプルＮＭＩ （Ｄ受付は中に外部のノンマ
スカプル信号にノイズが発生すると、ノンマスカプル割
）込み処理中にノンマスカプル割り込みを受付けるとと
Ｋなシ、プログラム退避のネスティング・レベルが深く
なシ過ぎたち、異常処理プログラムが途中で中断され正
しく実行でき表くなる等の不都合が発生してしまう欠点
があった。
／−・
上述した従来のマイクロコンビ晶−夕はノンマスカプル
割り込み要求信号に対し本発明のマイクロコンビ為−夕
のノンマスカプル割り込み要求信号はリセット解除後及
びプログラムで割り込み許可とするまでの間及び、ノン
マスカプル割り込み受付けよシブログラムで割り込み許
可とするまでの間のみ、ノンマスカプル割り込み要求信
号を禁止できるという独創的内容を有する。
割り込み要求信号に対し本発明のマイクロコンビ為−夕
のノンマスカプル割り込み要求信号はリセット解除後及
びプログラムで割り込み許可とするまでの間及び、ノン
マスカプル割り込み受付けよシブログラムで割り込み許
可とするまでの間のみ、ノンマスカプル割り込み要求信
号を禁止できるという独創的内容を有する。
本発明のマイクロコンピュータはノンマスカプル割り込
み要求信号と複数のマスカブル割ル込み要求信号とを入
力する割り込み要求フラグレジスタ群と、マスカプル割
り込み要求信号のいずれにも優先して割）込みが受付け
られるノンマスカプル割り込み要求信号を受付けること
によりて、引き続くノンマスカプル割り込み信号に対し
て受付けを禁止する手段とを有している。
み要求信号と複数のマスカブル割ル込み要求信号とを入
力する割り込み要求フラグレジスタ群と、マスカプル割
り込み要求信号のいずれにも優先して割）込みが受付け
られるノンマスカプル割り込み要求信号を受付けること
によりて、引き続くノンマスカプル割り込み信号に対し
て受付けを禁止する手段とを有している。
更に本発明のマイクロコンビ為−夕はノンマスカプル割
り込み信号の割り込み受付けを系のリセット信号によシ
禁止する手段を有している。
り込み信号の割り込み受付けを系のリセット信号によシ
禁止する手段を有している。
更に又、本発明のマイクロコンビ為−夕はプログラム手
段によジノ／マスカブル割少込み信号の受付は禁止状態
を解除する手段を有している。
段によジノ／マスカブル割少込み信号の受付は禁止状態
を解除する手段を有している。
更に１本発明のマイクーロコンビ為−夕は割り込み受付
は信号によジノンマスカプル割り込み信号の受付は禁止
状態を解除する手段を有している。
は信号によジノンマスカプル割り込み信号の受付は禁止
状態を解除する手段を有している。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す。第１図において、本
発明の一実施例は割り込み信号によリセットされる割り
込み要求マスクレジスタ群１と。
発明の一実施例は割り込み信号によリセットされる割り
込み要求マスクレジスタ群１と。
このレジスタ群ＩＫ接続され、セットされたマスカプル
割り込み要求信号１ＮＴｏ〜３を個々に禁止／許可する
ためのマスクレジスタ群／２と、マスクレジスタ群に接
続され複数割り込みの優先順位を決定する割り込み優先
順位制御回路３と、マスカプル割り込み要求信号１ＮＴ
（ｉＮＴｏ〜３）を総べて禁止するための７リツプフロ
ツプ４と、ノンマスカプル割り込み要求信号ＮＭｉ を
禁止するためのフリップフロップ５と、制御回路３によ
り受は付けた割り込み要求信号に応じて、その割り込み
処理のペクタ番地を決定する割り込みベクタ発生制御回
路６とを有している。
割り込み要求信号１ＮＴｏ〜３を個々に禁止／許可する
ためのマスクレジスタ群／２と、マスクレジスタ群に接
続され複数割り込みの優先順位を決定する割り込み優先
順位制御回路３と、マスカプル割り込み要求信号１ＮＴ
（ｉＮＴｏ〜３）を総べて禁止するための７リツプフロ
ツプ４と、ノンマスカプル割り込み要求信号ＮＭｉ を
禁止するためのフリップフロップ５と、制御回路３によ
り受は付けた割り込み要求信号に応じて、その割り込み
処理のペクタ番地を決定する割り込みベクタ発生制御回
路６とを有している。
外部からの割り込み要求信号は割り込み要求フ２グレジ
スタＩＫセットされるがマスカプル割り込み要求信号１
ＮＴＯ〜３はマスクレジスタ群２により個々に禁止／許
可が可能で許可されている割り込み要求信号のみが制御
回路３に入力される。
スタＩＫセットされるがマスカプル割り込み要求信号１
ＮＴＯ〜３はマスクレジスタ群２により個々に禁止／許
可が可能で許可されている割り込み要求信号のみが制御
回路３に入力される。
割り込み優先順位制御回路３は割り込み要求信号の優先
順位の高い順Ｋ並び換え出力する。フリップフロップ４
はプログラムによる割り込み許可信号（以下Ｅｉ倍信号
Ｋよシセットされ、かつプログラムによる割り込み禁止
信号（以下Ｄｉ倍信号によシリセットされるもので、こ
のフリップフロップのセラ）Ｋよシゲート回路１０が割
り込み要求信号８を許可し、マスカプル割り込みを受付
け、７リツプフロツプのリセットによシゲート回路１０
が割り込み要求信号８を禁止する。これＫより割り込み
要求フラグレジスタは受付けられたマスカプル割り込み
信号をクリアする。
順位の高い順Ｋ並び換え出力する。フリップフロップ４
はプログラムによる割り込み許可信号（以下Ｅｉ倍信号
Ｋよシセットされ、かつプログラムによる割り込み禁止
信号（以下Ｄｉ倍信号によシリセットされるもので、こ
のフリップフロップのセラ）Ｋよシゲート回路１０が割
り込み要求信号８を許可し、マスカプル割り込みを受付
け、７リツプフロツプのリセットによシゲート回路１０
が割り込み要求信号８を禁止する。これＫより割り込み
要求フラグレジスタは受付けられたマスカプル割り込み
信号をクリアする。
次に割夛込み要求フラグレジスタ１は外部からのノンマ
スカプル割り込み要求信号をセットシ、このノンマスカ
プル割り込み要求信号（ｉＮＴＦＮＭｉ）７をゲート回
路１１に出力する。ゲート回路１１は７リツプフロツプ
５の状態によシ禁止／許可されノンマスカプル割り込み
要求信号を制御する。
スカプル割り込み要求信号をセットシ、このノンマスカ
プル割り込み要求信号（ｉＮＴＦＮＭｉ）７をゲート回
路１１に出力する。ゲート回路１１は７リツプフロツプ
５の状態によシ禁止／許可されノンマスカプル割り込み
要求信号を制御する。
このフリップフロップ５はプログラムによるノンマスカ
プル割り込み許可信号（以下ＮＭｉ−Ｅｉ）によ〕セセ
ラされ、ゲート回路１１でノンマスカプル割り込み要求
信号７を許可する。また、アリツブフロップ５はゲート
回路１２に入力されるノンマスカプル割り込み受付けに
よるノンマスカプル割り込み禁止信号（以下ＮＭｉｅＤ
ｉ）及びマイクロコンピュータのリセット信号（ＲＥＳ
ＥＴ）によシリセットされ、ノンマスカプル割り込み要
求信号７をゲート回路１１によシ禁止する。
プル割り込み許可信号（以下ＮＭｉ−Ｅｉ）によ〕セセ
ラされ、ゲート回路１１でノンマスカプル割り込み要求
信号７を許可する。また、アリツブフロップ５はゲート
回路１２に入力されるノンマスカプル割り込み受付けに
よるノンマスカプル割り込み禁止信号（以下ＮＭｉｅＤ
ｉ）及びマイクロコンピュータのリセット信号（ＲＥＳ
ＥＴ）によシリセットされ、ノンマスカプル割り込み要
求信号７をゲート回路１１によシ禁止する。
又、ノンマスカプル割り込み要求信号（ｉＮＴＦ・ＮＭ
ｉ）７はｉｌｊ制御回路３にも入力されマスカブル割）
込み要求信号の出力を禁止し、ノンマスカプル割り込み
要求信号ＮＭｉを最優先にする。割り込み要求フラグレ
ジスタ１はノンマスカプル割り込みが受付られるとノン
マスカプル割り込み要求信号？ （ｉＮＴＦ−ＮＭｉ）
をクリアする。
ｉ）７はｉｌｊ制御回路３にも入力されマスカブル割）
込み要求信号の出力を禁止し、ノンマスカプル割り込み
要求信号ＮＭｉを最優先にする。割り込み要求フラグレ
ジスタ１はノンマスカプル割り込みが受付られるとノン
マスカプル割り込み要求信号？ （ｉＮＴＦ−ＮＭｉ）
をクリアする。
ノンマスカプル割り込み受付けによるノンマスカプル割
り込み禁止信号ＮＭｉ＠Ｄｉ及びマイクロコンビ異−夕
のリセット信号によシフリップフロップ５がリセットさ
れている時は、外部からのノンマスカプル割り込み要求
信号を割ル込み要求フラグレジスタはセットし、ノンマ
スカプル割り込み要求信号（ｉＮＴＦ−ＮＭｉ）７を発
生するがゲート回路１１により割り込み信号の発生を禁
止する。
り込み禁止信号ＮＭｉ＠Ｄｉ及びマイクロコンビ異−夕
のリセット信号によシフリップフロップ５がリセットさ
れている時は、外部からのノンマスカプル割り込み要求
信号を割ル込み要求フラグレジスタはセットし、ノンマ
スカプル割り込み要求信号（ｉＮＴＦ−ＮＭｉ）７を発
生するがゲート回路１１により割り込み信号の発生を禁
止する。
この状態はプログラムによるノンマスカプル割り込み許
可信号（ＮＭｉ＠Ｅｉ）Ｋより７リツプフロツプ５がセ
ットされるまで続く。
可信号（ＮＭｉ＠Ｅｉ）Ｋより７リツプフロツプ５がセ
ットされるまで続く。
従って、これによジノンマスカプル割り込み要求信号の
２東割り込みは禁止される。以上のように本実施例はノ
ンマスカプル割り込み要求信号７またはマスカプル割り
込み要求信号８によシ割り込み信号９が発生し制御回路
６で決定されるペクタ番地にプログラムの実行が移され
る。
２東割り込みは禁止される。以上のように本実施例はノ
ンマスカプル割り込み要求信号７またはマスカプル割り
込み要求信号８によシ割り込み信号９が発生し制御回路
６で決定されるペクタ番地にプログラムの実行が移され
る。
以上、説明したように本発明は従来のＮＭｉ割ル込みに
、リセット解除後よりプログラムによシ許可状態とする
までの間及びノンマスカプル割り込み受付けよりプログ
ラムによシ許可状１１にするまでの間のみノンマスカプ
ル割り込みを禁止とする機能を有すゐことによシ、本来
のノンマスカプル割り込みの優先度・緊急度を失わずに
、リセット解除直後のシステム動作モード未設定時の割
り込み受付けＫよる誤動作及びノンマスカプル割り込み
要求信号へのノイズ等によるノンマスカプル割）込みに
誤動作を防止できる効果がある。
、リセット解除後よりプログラムによシ許可状態とする
までの間及びノンマスカプル割り込み受付けよりプログ
ラムによシ許可状１１にするまでの間のみノンマスカプ
ル割り込みを禁止とする機能を有すゐことによシ、本来
のノンマスカプル割り込みの優先度・緊急度を失わずに
、リセット解除直後のシステム動作モード未設定時の割
り込み受付けＫよる誤動作及びノンマスカプル割り込み
要求信号へのノイズ等によるノンマスカプル割）込みに
誤動作を防止できる効果がある。
第１図は本発明の一実施例を示すブロック図である。
１・・・・・・割り込み要求フラグ・レジスタ群、２・
・・・・・マスクレジスタ群、３・・・・・・割り込み
優先順位制御回路、 ４ 、５−−−−−・フリップ・
フロップ、６・・・・・・割り込みベクタ発生制御回路
、７・・・・・・ノンマスカプル割り込み要求信号、８
・・・・・・マスカブル割り込み要求信号、９・・・・
・・割り込み発生信号、１０．１１・・・・・・ゲート
回路。 代理人 弁理士 内 原 晋
・・・・・マスクレジスタ群、３・・・・・・割り込み
優先順位制御回路、 ４ 、５−−−−−・フリップ・
フロップ、６・・・・・・割り込みベクタ発生制御回路
、７・・・・・・ノンマスカプル割り込み要求信号、８
・・・・・・マスカブル割り込み要求信号、９・・・・
・・割り込み発生信号、１０．１１・・・・・・ゲート
回路。 代理人 弁理士 内 原 晋
Claims (4)
- （１）ノンマスカプル割り込み要求信号と複数のマスカ
プル割り込み要求信号とを入力する割り込み要求フラグ
レジスタ群と、マスカプル割り込み要求信号のいずれに
も優先して割り込みが受付けられるノンマスカプル割り
込み要求信号を受付けることによって、引き続くノンマ
スカプル割り込み信号に対して受付けを禁止する手段と
を有することを特徴とするマイクロコンピュータ。 - （２）ノンマスカプル割り込み信号の割り込み受付けを
系のリセット信号により禁止する手段を有することを特
徴とする特許請求の範囲第１項記載のマイクロコンピュ
ータ。 - （３）プログラム手段によりノンマスカプル割り込み信
号の受付け禁止状態を解除する手段を有することを特徴
とする特許請求の範囲第１項記載のマイクロコンピュー
タ。 - （４）割り込み受付け信号によりノンマスカプル割り込
み信号の受付け禁止状態を解除する手段を有することを
特徴とする特許請求の範囲第１項記載のマイクロコンピ
ュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63023379A JPH01197843A (ja) | 1988-02-02 | 1988-02-02 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63023379A JPH01197843A (ja) | 1988-02-02 | 1988-02-02 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01197843A true JPH01197843A (ja) | 1989-08-09 |
Family
ID=12108895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63023379A Pending JPH01197843A (ja) | 1988-02-02 | 1988-02-02 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01197843A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0466658U (ja) * | 1990-10-01 | 1992-06-12 | ||
| JPH0665735A (ja) * | 1991-06-14 | 1994-03-08 | Shibaura Eng Works Co Ltd | 反応性高周波バイアススパッタリング装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60124734A (ja) * | 1983-12-12 | 1985-07-03 | Tokyo Electric Co Ltd | Ｃｐｕに対する割込み処理装置 |
| JPS62205441A (ja) * | 1986-03-05 | 1987-09-10 | Nec Corp | マイクロコンピユ−タ |
-
1988
- 1988-02-02 JP JP63023379A patent/JPH01197843A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60124734A (ja) * | 1983-12-12 | 1985-07-03 | Tokyo Electric Co Ltd | Ｃｐｕに対する割込み処理装置 |
| JPS62205441A (ja) * | 1986-03-05 | 1987-09-10 | Nec Corp | マイクロコンピユ−タ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0466658U (ja) * | 1990-10-01 | 1992-06-12 | ||
| JPH0665735A (ja) * | 1991-06-14 | 1994-03-08 | Shibaura Eng Works Co Ltd | 反応性高周波バイアススパッタリング装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5530597A (en) | Apparatus and method for disabling interrupt masks in processors or the like | |
| US4162529A (en) | Interruption control system in a multiprocessing system | |
| JPH08320794A (ja) | マイクロプロセッサ | |
| JPH01197843A (ja) | マイクロコンピュータ | |
| JPS6213150Y2 (ja) | ||
| JPH0485630A (ja) | 割込み制御装置 | |
| JPS6126091B2 (ja) | ||
| JPS62205441A (ja) | マイクロコンピユ−タ | |
| JPS5998256A (ja) | 割込制御装置 | |
| JP3209144B2 (ja) | マイクロプロセッサ | |
| JPS5846448A (ja) | 割り込み制御回路 | |
| JP2871749B2 (ja) | コプロセッサ・バス切換回路 | |
| JPS6234354Y2 (ja) | ||
| JPS6367647A (ja) | マイクロプロセツサ応用機器 | |
| JPS6073722A (ja) | タイマ出力制御回路 | |
| JPS621042A (ja) | 電子計算機 | |
| JPH01154234A (ja) | 割込み制御装置 | |
| JPH01184545A (ja) | マイクロプロセッサ | |
| JPH01314333A (ja) | 電子計算機 | |
| JPH0581079A (ja) | ソフトウエア暴走防止方式 | |
| JPH0340185A (ja) | ワンチップマイクロコンピュータ | |
| JPH1173371A (ja) | レジスタのプロテクト回路 | |
| JPS6362013B2 (ja) | ||
| JPH05120045A (ja) | 保護回路 | |
| JPH02299032A (ja) | 割込処理制御方式 |