JPH0340185A - ワンチップマイクロコンピュータ - Google Patents
ワンチップマイクロコンピュータInfo
- Publication number
- JPH0340185A JPH0340185A JP1176288A JP17628889A JPH0340185A JP H0340185 A JPH0340185 A JP H0340185A JP 1176288 A JP1176288 A JP 1176288A JP 17628889 A JP17628889 A JP 17628889A JP H0340185 A JPH0340185 A JP H0340185A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- input
- control circuit
- switch
- external input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002401 inhibitory effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 1
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はカウンタ内蔵のワンチップマイクロコンピュー
タに関し、特にマイクロコンピュータに内蔵されるカウ
ンタの動作開始制御に関するものである。
タに関し、特にマイクロコンピュータに内蔵されるカウ
ンタの動作開始制御に関するものである。
第2図は、ワンチップマイクロコンピュータニ内蔵され
たカウンタに入力されるクロックを制御する場合の回路
図である。図において、1はカウンタ、CKはこのカウ
ンタ1に入力されるカウンタクロック、OUTはカウン
タ1のカウンタ出力、2はカウンタクロックCKをカウ
ンタ1に入力するか否かの切り換えを行う入力スイッチ
、3はこの入力スイッチ2を制御する入力制御回路、S
Wは入力スイッチ2を制御するために、入力制御回路3
が必要とするソフトウェア情報である。
たカウンタに入力されるクロックを制御する場合の回路
図である。図において、1はカウンタ、CKはこのカウ
ンタ1に入力されるカウンタクロック、OUTはカウン
タ1のカウンタ出力、2はカウンタクロックCKをカウ
ンタ1に入力するか否かの切り換えを行う入力スイッチ
、3はこの入力スイッチ2を制御する入力制御回路、S
Wは入力スイッチ2を制御するために、入力制御回路3
が必要とするソフトウェア情報である。
また、第3図は同じくワンチップマイクロコンピュータ
に内蔵されたカウンタのカウンタ出力を制御する場合の
回路図である。図にかいて、第2図と同一部分オたは相
当部分には同一符号を付する。4はカウンタ1のカウン
タ出力をこの回路の外部に伝達するか否かの切換えを行
う出力スイッチ、5はソフトウェア情報SWによう出力
スイッチ4の制御を行う出力制御回路である。
に内蔵されたカウンタのカウンタ出力を制御する場合の
回路図である。図にかいて、第2図と同一部分オたは相
当部分には同一符号を付する。4はカウンタ1のカウン
タ出力をこの回路の外部に伝達するか否かの切換えを行
う出力スイッチ、5はソフトウェア情報SWによう出力
スイッチ4の制御を行う出力制御回路である。
次に動作について説明する。ここで、第2図はカウンタ
1のクロック入力の制御の場合であう、システムリセッ
ト後、入力制御回路3によう入力スイッチ2が必ず切れ
るように構成する。そしてカウンタ1.他の回路等の初
期設定後、ソフトウェア情報SWにより、入力制御回路
3は入力スイッチ2を継ぎカウンタクロックCKをカウ
ンタ1に伝え、カウント動作を開始するものとなってい
る。
1のクロック入力の制御の場合であう、システムリセッ
ト後、入力制御回路3によう入力スイッチ2が必ず切れ
るように構成する。そしてカウンタ1.他の回路等の初
期設定後、ソフトウェア情報SWにより、入力制御回路
3は入力スイッチ2を継ぎカウンタクロックCKをカウ
ンタ1に伝え、カウント動作を開始するものとなってい
る。
會た、第3図はカウンタ1の出力の制御の場合であや、
システムリセット後、出力制御回路5によシスインチ4
が必ず切れるように構成する。そして初期設定が完了し
た後、ソフトウェア情報SWにより、出力制御回路5は
出力スイッチ4を継ぎ、カウンタ出力OUTを他の回路
及び外部素子に伝えるものとなっている。
システムリセット後、出力制御回路5によシスインチ4
が必ず切れるように構成する。そして初期設定が完了し
た後、ソフトウェア情報SWにより、出力制御回路5は
出力スイッチ4を継ぎ、カウンタ出力OUTを他の回路
及び外部素子に伝えるものとなっている。
上述した従来のものは以上のように、ソフトウェア情報
によシカウンタ1の動作開始を制御しておシ、外部入力
をカウント開始の情報とする場合、マイクロコンピュー
タつlすCPUは一定期間ごとに入力ボートの状態を判
断するため、外部入力を受は付ける1でに時間がかかる
ことと、受は付けから実行1での処理も必要であること
から、外部入力が有効となってからカウント開始lでの
リアルタイム性がない。また割込みを利用する場合も、
割シ込みが受は付けられてから、レジスタの情報を退避
する必要があるため、同じくリアルタイム性がない。さ
らに、これらの処理はソフトウェアで行わなければなら
ず、ソフトウェアの負荷が重く、設計が困難になるとい
う問題点があった。
によシカウンタ1の動作開始を制御しておシ、外部入力
をカウント開始の情報とする場合、マイクロコンピュー
タつlすCPUは一定期間ごとに入力ボートの状態を判
断するため、外部入力を受は付ける1でに時間がかかる
ことと、受は付けから実行1での処理も必要であること
から、外部入力が有効となってからカウント開始lでの
リアルタイム性がない。また割込みを利用する場合も、
割シ込みが受は付けられてから、レジスタの情報を退避
する必要があるため、同じくリアルタイム性がない。さ
らに、これらの処理はソフトウェアで行わなければなら
ず、ソフトウェアの負荷が重く、設計が困難になるとい
う問題点があった。
本発明は上記のような問題点を解決するためになされた
もので、ソフトウェアの負荷なく、リアルタイムにカウ
ント動作を開始することが可能なワンチップマイクロコ
ンピュータを提供することを目的とする。
もので、ソフトウェアの負荷なく、リアルタイムにカウ
ント動作を開始することが可能なワンチップマイクロコ
ンピュータを提供することを目的とする。
本発明に係るワンチップマイクロコンピュータは、カウ
ンタの動作を禁止及び開始するためのスイッチと、制御
回路を備え、この制御回路により、初期状態ではカウン
タの動作を禁止する状態に設定したスイッチを、カウン
タの初期設定完了後、有効となった外部入力によシカウ
ンタの動作を開始する状態にするカウンタの動作開始手
段を具備している。
ンタの動作を禁止及び開始するためのスイッチと、制御
回路を備え、この制御回路により、初期状態ではカウン
タの動作を禁止する状態に設定したスイッチを、カウン
タの初期設定完了後、有効となった外部入力によシカウ
ンタの動作を開始する状態にするカウンタの動作開始手
段を具備している。
本発明にむいては、外部入力によシ直接カウンタの動作
を開始することにより、ソフトウェアの負荷なく、リア
ルタイムにカウント動作を開始させることができる。
を開始することにより、ソフトウェアの負荷なく、リア
ルタイムにカウント動作を開始させることができる。
以下、本発明の実施例を図に従って説明する。
第1図は本発明に係る一実施例を示した回路図であう、
ここではワンチップマイクロコンピュータに内蔵された
カウンタに入力されるクロックを制御する場合である。
ここではワンチップマイクロコンピュータに内蔵された
カウンタに入力されるクロックを制御する場合である。
図にかいて、第2図と同一部分または相当部分には同一
符号を付する。INは入力スイッチ2を制御するために
、入力制御回路3が必要とする外部入力である。
符号を付する。INは入力スイッチ2を制御するために
、入力制御回路3が必要とする外部入力である。
す々わち本実施例は、システムリセット後、入力制御回
路3により入力スイッチ2が必ず切れ、同時に外部入力
INを受は付けない状態となるように構成する。また初
期設定時には、入力制御回路3が外部入力INを受は付
ける状態となるよう構成する。このため、外部入力IN
が有効となると、入力制御回路3は入力スイッチ2を継
ぎ、カウンタクロックCKをカウンタ1に入力すること
によう、カウント動作を開始することになる。
路3により入力スイッチ2が必ず切れ、同時に外部入力
INを受は付けない状態となるように構成する。また初
期設定時には、入力制御回路3が外部入力INを受は付
ける状態となるよう構成する。このため、外部入力IN
が有効となると、入力制御回路3は入力スイッチ2を継
ぎ、カウンタクロックCKをカウンタ1に入力すること
によう、カウント動作を開始することになる。
このように上記実施例によると、入力制御回路3により
、システムリセット後のカウンタ1の動作を禁止するべ
く入力スイッチ2を制御し、初期設定完了後、入力制御
回路3が有効な外部人力■を受は付けることにより、カ
ウンタ1の動作を開始するので、外部入力INによって
直接カウンタ1の動作を開始させることができる。
、システムリセット後のカウンタ1の動作を禁止するべ
く入力スイッチ2を制御し、初期設定完了後、入力制御
回路3が有効な外部人力■を受は付けることにより、カ
ウンタ1の動作を開始するので、外部入力INによって
直接カウンタ1の動作を開始させることができる。
々お、第1図の実施例ではカウンタ1のクロック入力を
制御する場合であったが、カウンタ1の出力仙jにスイ
ッチを設け、そのカウンタ出力を制御シテも良い。lた
、スイッチを論理回路に置き換えても良い。
制御する場合であったが、カウンタ1の出力仙jにスイ
ッチを設け、そのカウンタ出力を制御シテも良い。lた
、スイッチを論理回路に置き換えても良い。
以上のように、本発明によれば、次の様な効果が得られ
る。
る。
(1)外部入力により、直接カウンタの動作を開始する
ので、外部入力からカウンタ動作開始壕でのリアルタイ
ム性が向上する。
ので、外部入力からカウンタ動作開始壕でのリアルタイ
ム性が向上する。
(2) カウンタ動作を開始させるためのソフトウェ
ア情報を必要としないため、ソフトウェアの負荷、ソフ
トウェア設計時の負荷を低減できる。
ア情報を必要としないため、ソフトウェアの負荷、ソフ
トウェア設計時の負荷を低減できる。
第1図は本発明に係る一実施例を示す回路図、第2図は
従来のカウンタの初期動作制御でカウンタのクロック入
力を制御する場合の回路図、第3図は従来のカウンタの
動作制御でカウンタの出力を制御する場合の回路図であ
る。 1・・・・カウンタ、2・・・・入力スイッチ、3・・
・・入力制御回路、CK・・・・カウンタクロック、I
N・・・・外部入力、OUT ・・・・カウンタ出力。
従来のカウンタの初期動作制御でカウンタのクロック入
力を制御する場合の回路図、第3図は従来のカウンタの
動作制御でカウンタの出力を制御する場合の回路図であ
る。 1・・・・カウンタ、2・・・・入力スイッチ、3・・
・・入力制御回路、CK・・・・カウンタクロック、I
N・・・・外部入力、OUT ・・・・カウンタ出力。
Claims (1)
- カウンタ内蔵のワンチップマイクロコンピュータにおい
て、前記カウンタの動作を禁止及び開始するためのスイ
ッチと、このスイッチを制御するための制御回路を備え
、前記制御回路により、システムリセット後のカウンタ
の動作を禁止するように前記スイッチを制御し、初期設
定完了後、該制御回路が有効な外部入力を受け付けるこ
とにより、カウンタの動作を開始するようにしたことを
特徴とするワンチップマイクロコンピュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1176288A JPH0340185A (ja) | 1989-07-07 | 1989-07-07 | ワンチップマイクロコンピュータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1176288A JPH0340185A (ja) | 1989-07-07 | 1989-07-07 | ワンチップマイクロコンピュータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0340185A true JPH0340185A (ja) | 1991-02-20 |
Family
ID=16010967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1176288A Pending JPH0340185A (ja) | 1989-07-07 | 1989-07-07 | ワンチップマイクロコンピュータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0340185A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0695987A1 (en) * | 1994-08-03 | 1996-02-07 | Nec Corporation | Data processor |
-
1989
- 1989-07-07 JP JP1176288A patent/JPH0340185A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0695987A1 (en) * | 1994-08-03 | 1996-02-07 | Nec Corporation | Data processor |
US5680593A (en) * | 1994-08-03 | 1997-10-21 | Nec Corporation | Data processor having precise timer output |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0351002B2 (ja) | ||
EP0132133A2 (en) | Microcomputer | |
JPH02156334A (ja) | 情報処理装置 | |
JP2725205B2 (ja) | マイクロコントローラのカウンタ・タイマー回路 | |
JPH0340185A (ja) | ワンチップマイクロコンピュータ | |
JP3725706B2 (ja) | マイクロプロセッサに対する割込み信号を発生するための回路装置 | |
JPH0431625Y2 (ja) | ||
JP3652269B2 (ja) | 信号処理装置 | |
JPH02224082A (ja) | ワンチップマイクロコンピュータ | |
JPH02287840A (ja) | マイクロプロセッサ | |
JPH0573296A (ja) | マイクロコンピユータ | |
JPS5846448A (ja) | 割り込み制御回路 | |
JPH04145510A (ja) | シングルチップマイクロコンピュータ | |
JP2001209560A (ja) | シングルチップマイクロコンピュータ | |
JPH0352094B2 (ja) | ||
JPH0683652A (ja) | マイクロコンピュ−タシステム | |
JP3309186B2 (ja) | チャネル制御装置 | |
JPH02297683A (ja) | マイクロコンピュータ | |
JPS6115217A (ja) | 電源投入切断制御装置 | |
JPH03126139A (ja) | ウォッチドッグタイマ回路 | |
JPS61136115A (ja) | マイクロコンピユ−タシステムの基本クロツク発生回路 | |
JPH01197843A (ja) | マイクロコンピュータ | |
JPH0465781A (ja) | 入出力ポート制御回路 | |
JPS624729B2 (ja) | ||
JPH02202122A (ja) | キーボード制御方式 |