JPH02287840A - マイクロプロセッサ - Google Patents
マイクロプロセッサInfo
- Publication number
- JPH02287840A JPH02287840A JP1111533A JP11153389A JPH02287840A JP H02287840 A JPH02287840 A JP H02287840A JP 1111533 A JP1111533 A JP 1111533A JP 11153389 A JP11153389 A JP 11153389A JP H02287840 A JPH02287840 A JP H02287840A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- circuit
- privilege
- peripheral circuit
- mode signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 24
- 238000010586 diagram Methods 0.000 description 8
- 238000011156 evaluation Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロフロセッサに関し、特にインサーキ
ット・エミュレータなどに用いられる評価用マイクロプ
ロセッサに関する。
ット・エミュレータなどに用いられる評価用マイクロプ
ロセッサに関する。
第３図は、従来の評価用マイクロフロセッサのブロック
図で、クロック発振回路５より出力されるクロック信号
は、常に中央処理装置２（以下ＣＰＵと称する）及び周
辺回路３に供給されている。
図で、クロック発振回路５より出力されるクロック信号
は、常に中央処理装置２（以下ＣＰＵと称する）及び周
辺回路３に供給されている。
通常、ＣＰＵ２は外部バス・インタフェース６、を通し
て不図示の外部のメモリプログラムのフェッチを行い、
データのリード、ライトを行っている。ここで特権割り
込み要求があり、特権割り込みモードになった場合、特
権モード信号が有効になる。この状態でも、周辺回路３
へのクロック供給は続くため周辺回路５は特権モード中
も動作する。
て不図示の外部のメモリプログラムのフェッチを行い、
データのリード、ライトを行っている。ここで特権割り
込み要求があり、特権割り込みモードになった場合、特
権モード信号が有効になる。この状態でも、周辺回路３
へのクロック供給は続くため周辺回路５は特権モード中
も動作する。
つまり、前記評価用マイクロプロセッサを用いたインサ
ーキット・エミュレータにおいてユーザ・プログラムの
実行停止状態（以下フレーク状態と称する）の時にも、
周辺回路５が動作している事になる。
ーキット・エミュレータにおいてユーザ・プログラムの
実行停止状態（以下フレーク状態と称する）の時にも、
周辺回路５が動作している事になる。
次に、第４図は他の従来の評価用マイクロプロセッサの
ブロック図で、クロック発振回路５より出力されるクロ
ック信号は、ＣＰＵ２には直接接続されており、周辺回
路５にはマスク回路７を通して接続されている。ここで
特権割り込み要求があり、特権モードになった場合、特
権モード信号が有効になり、周辺回路５へのクロック出
力は、マスク回路７によりマスクされ出力されなくなる
。
ブロック図で、クロック発振回路５より出力されるクロ
ック信号は、ＣＰＵ２には直接接続されており、周辺回
路５にはマスク回路７を通して接続されている。ここで
特権割り込み要求があり、特権モードになった場合、特
権モード信号が有効になり、周辺回路５へのクロック出
力は、マスク回路７によりマスクされ出力されなくなる
。
このため、特権モード中は、周辺回路５は停止する。つ
まり、インサーキット・エミュレータにおいて、ブレー
ク状態の時には周辺回路５が停止する事になる。
まり、インサーキット・エミュレータにおいて、ブレー
ク状態の時には周辺回路５が停止する事になる。
インサーキット・エミュレータでプログラムのデバッを
行う場合、ブレーク状態の時に周辺回路が停止しなけれ
ばいけない場合と、動作しなければならない場合がある
。
行う場合、ブレーク状態の時に周辺回路が停止しなけれ
ばいけない場合と、動作しなければならない場合がある
。
周辺回路としてパルス幅変調器を持ち、その出力により
ユーザシステムのサーボモータなどを駆動している場合
、１”レベルを出力中にブレーク状態になり周辺回路が
停止すると、パルス幅変調器の出力はＩＩ Ｉ ＩＩの
ままになり、最大出力の状態が続くため、サーボモータ
のコイルが焼き切れるなどのトラブルの原因となる。
ユーザシステムのサーボモータなどを駆動している場合
、１”レベルを出力中にブレーク状態になり周辺回路が
停止すると、パルス幅変調器の出力はＩＩ Ｉ ＩＩの
ままになり、最大出力の状態が続くため、サーボモータ
のコイルが焼き切れるなどのトラブルの原因となる。
一方、周辺回路としてタイマーを持ち、そのタイマーの
値が一定の値になった場合にタイマー割り込みが発生す
る様な場合、１ステップ実行により１命令毎にブレーク
状態になる様な処理をインサーキット・エミュレータで
行うと、ブレーク状態の時も、タイマーはカウントアツ
プを続けるため、１命令実行毎にタイマー割り込みが発
生する事が考えられデバッグが正常に行えなくなる。
値が一定の値になった場合にタイマー割り込みが発生す
る様な場合、１ステップ実行により１命令毎にブレーク
状態になる様な処理をインサーキット・エミュレータで
行うと、ブレーク状態の時も、タイマーはカウントアツ
プを続けるため、１命令実行毎にタイマー割り込みが発
生する事が考えられデバッグが正常に行えなくなる。
以上の様に状況により、ブレーク状態の時に周辺回路が
停止しなければいけない場合と、動作しなければならな
い場合があるため、第３図や第４図に示した従来のマイ
クロフロセッサでは、一方の状態にしか対応できないと
いう欠点があった。
停止しなければいけない場合と、動作しなければならな
い場合があるため、第３図や第４図に示した従来のマイ
クロフロセッサでは、一方の状態にしか対応できないと
いう欠点があった。
本発明のマイクロフロセッサは、特権モード信号により
周辺回路へのり四ツクをマスクするか、しないかを選択
できるマスク回路を有することを特徴とする。
周辺回路へのり四ツクをマスクするか、しないかを選択
できるマスク回路を有することを特徴とする。
第１図は本発明の第１の実施例のマイクロプロセッサの
ブロック図である。外部より入力するマスク許可信号に
より、マスク回路７で特権モード信号により周辺回路３
へのクロック出力をマスクするか、しないでそのまま出
力するかを切り換えられる。
ブロック図である。外部より入力するマスク許可信号に
より、マスク回路７で特権モード信号により周辺回路３
へのクロック出力をマスクするか、しないでそのまま出
力するかを切り換えられる。
第２図は本発明の第２の実施例のマイクロフロセッサの
ブロック図である。レジスタ８に予めマスクを許可する
か、しないかを定める値を設定しておく事により、レジ
スタ８の出力でマスク回路７で特権モード信号により周
辺回路３へのクロック出力をマスクするか、しないでそ
のまま出力するかを切り換えられる。
ブロック図である。レジスタ８に予めマスクを許可する
か、しないかを定める値を設定しておく事により、レジ
スタ８の出力でマスク回路７で特権モード信号により周
辺回路３へのクロック出力をマスクするか、しないでそ
のまま出力するかを切り換えられる。
なお、第１図と第２図で従来例と同一機能部は同一番号
で示し説明を省略している。
で示し説明を省略している。
以上説明したように本発明は、マスク許可信号にたり、
特権モード信号により、周辺回路へのク０ツク出力をマ
スクするか、しないかを制御できるため、インサーキッ
ト・エミュレータにおいて、ブレーク状態時に周辺回路
を停止させるか、動作させるかをユーザに選択させ、そ
のどちらのモトでも動作させる事ができるという利点が
ある。
特権モード信号により、周辺回路へのク０ツク出力をマ
スクするか、しないかを制御できるため、インサーキッ
ト・エミュレータにおいて、ブレーク状態時に周辺回路
を停止させるか、動作させるかをユーザに選択させ、そ
のどちらのモトでも動作させる事ができるという利点が
ある。
第１図は本発明の第１の実施例のマイクロフロセッサの
ブロック図、第２図は、本発明の第２の実施例のマイク
ロプロセッサのプロ、ツク図、第３図は、第１の従来の
マイクロフロセッサのブロック図、第４図は、第２の従
来のマイクロフロセッサのブロック図である。 １．１′・・・・・・マイクロフロセッサ、２・・・・
・・中央処理装置（ＣＰＵ）、３・・・・周辺回路、４
・・・・・・割り込み制御部、訃・・・・・クロック発
振回路、６・・・・・・外部バス・インタフェース、７
・・・・・・マスク回路、８・・・・・・レジスタ。 代理人 弁理士 内 原 晋 ＝６
ブロック図、第２図は、本発明の第２の実施例のマイク
ロプロセッサのプロ、ツク図、第３図は、第１の従来の
マイクロフロセッサのブロック図、第４図は、第２の従
来のマイクロフロセッサのブロック図である。 １．１′・・・・・・マイクロフロセッサ、２・・・・
・・中央処理装置（ＣＰＵ）、３・・・・周辺回路、４
・・・・・・割り込み制御部、訃・・・・・クロック発
振回路、６・・・・・・外部バス・インタフェース、７
・・・・・・マスク回路、８・・・・・・レジスタ。 代理人 弁理士 内 原 晋 ＝６
Claims (1)
- 特権割り込みと特権割り込みからの復帰命令とを有し、
特権割り込みを受付けてから、前記特権割り込みから復
帰命令の実行が終了するまでの間、有効レベルとなる特
権モード信号を出力するマイクロプロセッサにおいて、
マイクロプロセッサが出力する周辺回路へのクロックを
前記特権モード信号によりマスクするか又はしないかを
選択できるマスク回路を設けた事を特徴とするマイクロ
プロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1111533A JPH02287840A (ja) | 1989-04-28 | 1989-04-28 | マイクロプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1111533A JPH02287840A (ja) | 1989-04-28 | 1989-04-28 | マイクロプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02287840A true JPH02287840A (ja) | 1990-11-27 |
Family
ID=14563759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1111533A Pending JPH02287840A (ja) | 1989-04-28 | 1989-04-28 | マイクロプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02287840A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04238542A (ja) * | 1991-01-23 | 1992-08-26 | Nec Corp | エミュレーション装置 |
-
1989
- 1989-04-28 JP JP1111533A patent/JPH02287840A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04238542A (ja) * | 1991-01-23 | 1992-08-26 | Nec Corp | エミュレーション装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5448743A (en) | General I/O port interrupt mechanism | |
| KR19990044957A (ko) | 데이터 처리기에서의 후속 명령 처리에 영향을 미치는 방법 및장치 | |
| JP2655615B2 (ja) | 情報処理装置 | |
| JPH0447856B2 (ja) | ||
| JPH02287840A (ja) | マイクロプロセッサ | |
| US5909582A (en) | Microcomputer having user mode interrupt function and supervisor mode interrupt function | |
| JP3209144B2 (ja) | マイクロプロセッサ | |
| JPH0644209B2 (ja) | バス変換装置 | |
| JPH0550016B2 (ja) | ||
| JP2665043B2 (ja) | Ｃｐｕの暴走検出回路 | |
| JP2871749B2 (ja) | コプロセッサ・バス切換回路 | |
| JPS5846448A (ja) | 割り込み制御回路 | |
| JPH0340185A (ja) | ワンチップマイクロコンピュータ | |
| KR930009798B1 (ko) | 숫자 연산 코프로세서의 리세트-레디 카운터회로 | |
| JP2001209560A (ja) | シングルチップマイクロコンピュータ | |
| JPS6316317A (ja) | コンピユ−タシステムのリセツト装置 | |
| JP2648029B2 (ja) | インサーキット・エミュレータ | |
| JPH04338835A (ja) | 割込制御回路 | |
| JPH036758A (ja) | マイクロプロセッサ | |
| JPH10247146A (ja) | 半導体集積回路装置 | |
| JPH03126139A (ja) | ウォッチドッグタイマ回路 | |
| JPH06250857A (ja) | マイクロコンピュータ | |
| JPH03201137A (ja) | ノンマスカブルインタラプト指示信号制御回路 | |
| JPH09101898A (ja) | 情報処理装置 | |
| JPS62123530A (ja) | プログラマブル・コントロ−ラ |