JPH10247146A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH10247146A JPH10247146A JP4995597A JP4995597A JPH10247146A JP H10247146 A JPH10247146 A JP H10247146A JP 4995597 A JP4995597 A JP 4995597A JP 4995597 A JP4995597 A JP 4995597A JP H10247146 A JPH10247146 A JP H10247146A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- integrated circuit
- semiconductor integrated
- circuit device
- task
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 タスクの実行時間監視を行うタイマ動作の制
御をハードウェアにより行い、設定したタスクの実行時
間監視を正確に行う。 【解決手段】 タイマ制御レジスタ１２ａには、タイマ
を実行モードに同期して動作させるか否かを指定するビ
ット、同期してタイマを動作させる場合に特権モードか
非特権モードかのいずれかの実行モードを指定するビッ
トが設けられ、これらの情報によってＣＰＵがタイマの
制御を行う。たとえば、実行モードに同期してタイマを
動作させる場合には実行モードに同期して動作させるか
否かを指定するビットを’１’に設定し、動作させない
場合は’０’に設定する。非特権モードにのみタイマを
動作させる場合には、実行モードを指定するビットを’
１’に設定し、特権モードのみで動作させる場合には’
０’に設定する。
御をハードウェアにより行い、設定したタスクの実行時
間監視を正確に行う。 【解決手段】 タイマ制御レジスタ１２ａには、タイマ
を実行モードに同期して動作させるか否かを指定するビ
ット、同期してタイマを動作させる場合に特権モードか
非特権モードかのいずれかの実行モードを指定するビッ
トが設けられ、これらの情報によってＣＰＵがタイマの
制御を行う。たとえば、実行モードに同期してタイマを
動作させる場合には実行モードに同期して動作させるか
否かを指定するビットを’１’に設定し、動作させない
場合は’０’に設定する。非特権モードにのみタイマを
動作させる場合には、実行モードを指定するビットを’
１’に設定し、特権モードのみで動作させる場合には’
０’に設定する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置に関し、特に、ＴＳＳ（Ｔｉｍｅ Ｓｈａｒｉｎｇ
Ｓｙｓｔｅｍ）などの実行時間監視に適用して有効な技
術に関するものである。
置に関し、特に、ＴＳＳ（Ｔｉｍｅ Ｓｈａｒｉｎｇ
Ｓｙｓｔｅｍ）などの実行時間監視に適用して有効な技
術に関するものである。
【０００２】
【従来の技術】本発明者が検討したところによれば、マ
イクロコンピュータなどの半導体集積回路装置に設けら
れたタイマ機能においては、特権モードや非特権モード
などのプログラムの実行モードに関係なく動作が行われ
ている。
イクロコンピュータなどの半導体集積回路装置に設けら
れたタイマ機能においては、特権モードや非特権モード
などのプログラムの実行モードに関係なく動作が行われ
ている。
【０００３】よって、ＯＳ（Ｏｐｅｒａｔｉｎｇ Ｓｙ
ｓｔｅｍ）などが非特権モードであるタスクに一定の時
間を与え、その時間が経過すると別のタスクに切り換え
るＴＳＳ機能などのプログラムの実行モードにおけるタ
スクの実行時間監視を行う場合には、ソフトウェアによ
りタスクの実行時、すなわち、非特権モード時にのみタ
イマを動作させることにより行っている。
ｓｔｅｍ）などが非特権モードであるタスクに一定の時
間を与え、その時間が経過すると別のタスクに切り換え
るＴＳＳ機能などのプログラムの実行モードにおけるタ
スクの実行時間監視を行う場合には、ソフトウェアによ
りタスクの実行時、すなわち、非特権モード時にのみタ
イマを動作させることにより行っている。
【０００４】なお、この種の制御プログラムについて詳
しく述べてある例としては、昭和６２年１月３０日、株
式会社オーム社発行、矢田光治（著）、「ソフトウェア
の知識（第２版）」Ｐ１３９〜Ｐ１４４があり、この文
献には、ＯＳの構成や機能などが記載されている。
しく述べてある例としては、昭和６２年１月３０日、株
式会社オーム社発行、矢田光治（著）、「ソフトウェア
の知識（第２版）」Ｐ１３９〜Ｐ１４４があり、この文
献には、ＯＳの構成や機能などが記載されている。
【０００５】
【発明が解決しようとする課題】ところが、上記のよう
なタスクの実行時間監視のタイマ機能では、次のような
問題点があることが本発明者により見い出された。
なタスクの実行時間監視のタイマ機能では、次のような
問題点があることが本発明者により見い出された。
【０００６】すなわち、タスクの実行時間監視を行うタ
イマをソフトウェアにより動作させるので、そのタイマ
を動作、停止させるソフトウェアの処理時間が必要であ
るので、タイマ時間に誤差が生じるという問題がある。
イマをソフトウェアにより動作させるので、そのタイマ
を動作、停止させるソフトウェアの処理時間が必要であ
るので、タイマ時間に誤差が生じるという問題がある。
【０００７】また、ソフトウェアによりタイマを動作、
停止させるので、タスク以外のプログラムが複雑化して
しまい、プログラムサイズが増大し、システムの高速応
答性が悪くなり、プログラム作成の作業工数やコストも
大きくなってしまうという問題がある。
停止させるので、タスク以外のプログラムが複雑化して
しまい、プログラムサイズが増大し、システムの高速応
答性が悪くなり、プログラム作成の作業工数やコストも
大きくなってしまうという問題がある。
【０００８】本発明の目的は、設定したタスクの実行時
のみにタイマの動作をハードウェアにより制御し、タス
クの実行時間監視を正確に行うことができる半導体集積
回路装置を提供することにある。
のみにタイマの動作をハードウェアにより制御し、タス
クの実行時間監視を正確に行うことができる半導体集積
回路装置を提供することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１１】すなわち、本発明の半導体集積回路装置
は、マイクロプロセッサにＯＳにおける所定の実行モー
ドの場合だけタイマ動作するように設定を行うタイマ制
御情報を格納するタイマ制御格納手段を設けたものであ
る。
は、マイクロプロセッサにＯＳにおける所定の実行モー
ドの場合だけタイマ動作するように設定を行うタイマ制
御情報を格納するタイマ制御格納手段を設けたものであ
る。
【００１２】また、本発明の半導体集積回路装置は、前
記タイマ制御情報が、タイマをプログラムの実行モード
に同期して動作させるか否かを設定する第１のタイマ制
御情報と、同期してタイマを動作させる場合の実行モー
ドを設定する第２のタイマ制御情報とよりなるものであ
る。
記タイマ制御情報が、タイマをプログラムの実行モード
に同期して動作させるか否かを設定する第１のタイマ制
御情報と、同期してタイマを動作させる場合の実行モー
ドを設定する第２のタイマ制御情報とよりなるものであ
る。
【００１３】さらに、本発明の半導体集積回路装置は、
設定される前記実行モードが、特権モードまたは非特権
モードのいずれかよりなるものである。
設定される前記実行モードが、特権モードまたは非特権
モードのいずれかよりなるものである。
【００１４】また、本発明の半導体集積回路装置は、前
記タイマ制御格納手段が、レジスタよりなるものであ
る。
記タイマ制御格納手段が、レジスタよりなるものであ
る。
【００１５】以上のことにより、ＴＳＳなどにおけるプ
ログラムの実行時間監視のタイマ動作制御をハードウェ
アにより行うことができるので、高精度で容易に行うこ
とができ、かつプログラムサイズを縮小できるのでシス
テムの応答性を向上ならびにプログラムの開発工数やコ
ストを低減することができる。
ログラムの実行時間監視のタイマ動作制御をハードウェ
アにより行うことができるので、高精度で容易に行うこ
とができ、かつプログラムサイズを縮小できるのでシス
テムの応答性を向上ならびにプログラムの開発工数やコ
ストを低減することができる。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【００１７】図１は、本発明の一実施の形態による半導
体集積回路装置のブロック図、図２は、本発明の一実施
の形態による半導体集積回路装置に設けられたＣＰＵの
ブロック図、図３は、本発明の一実施の形態によるＣＰ
Ｕに設けられたタイマ制御レジスタの説明図、図４は、
タスク、割り込みプログラムならびにＯＳの動作におけ
るタイミングチャートである。
体集積回路装置のブロック図、図２は、本発明の一実施
の形態による半導体集積回路装置に設けられたＣＰＵの
ブロック図、図３は、本発明の一実施の形態によるＣＰ
Ｕに設けられたタイマ制御レジスタの説明図、図４は、
タスク、割り込みプログラムならびにＯＳの動作におけ
るタイミングチャートである。
【００１８】本実施の形態において、ＯＳにより基本動
作が制御されるマイクロコンピュータである半導体集積
回路装置１は、データの書き込みと読み出しが行われる
半導体記憶素子からなるＲＡＭ２および読み出し専用の
半導体記憶素子からなるＲＯＭ３が設けられている。
作が制御されるマイクロコンピュータである半導体集積
回路装置１は、データの書き込みと読み出しが行われる
半導体記憶素子からなるＲＡＭ２および読み出し専用の
半導体記憶素子からなるＲＯＭ３が設けられている。
【００１９】また、半導体集積回路装置１には、シリア
ルデータの通信を行うＳＣＩ４、データの入出力の制御
を行うＩ／Ｏポート５が設けられている。
ルデータの通信を行うＳＣＩ４、データの入出力の制御
を行うＩ／Ｏポート５が設けられている。
【００２０】さらに、半導体集積回路装置１は、アドレ
ス空間の分割、各種メモリ、周辺デバイスに応じた制御
信号の出力を行うＢＳＣ６ならびにタイマ出力、パルス
出力の制御を行うタイマ７が設けられている。
ス空間の分割、各種メモリ、周辺デバイスに応じた制御
信号の出力を行うＢＳＣ６ならびにタイマ出力、パルス
出力の制御を行うタイマ７が設けられている。
【００２１】さらに、半導体集積回路装置１は、該半導
体集積回路装置１のすべての制御を司るＣＰＵ（マイク
ロプロセッサ）８が設けられている。そして、これらＲ
ＡＭ２、ＲＯＭ３、ＳＣＩ４、Ｉ／Ｏポート５、ＢＳＣ
６ならびにタイマ７は、ＣＰＵ８と電気的に接続されて
いる。
体集積回路装置１のすべての制御を司るＣＰＵ（マイク
ロプロセッサ）８が設けられている。そして、これらＲ
ＡＭ２、ＲＯＭ３、ＳＣＩ４、Ｉ／Ｏポート５、ＢＳＣ
６ならびにタイマ７は、ＣＰＵ８と電気的に接続されて
いる。
【００２２】次に、ＣＰＵ８の構成を図２を用いて説明
する。
する。
【００２３】まず、ＣＰＵ８は、データの演算を行う演
算ユニット９、命令コードの先取りやデコードを行う命
令プリフェッチ・デコードユニット１０、命令やオペラ
ンドの入出力の制御を行う入出力制御ユニット１１が設
けられている。
算ユニット９、命令コードの先取りやデコードを行う命
令プリフェッチ・デコードユニット１０、命令やオペラ
ンドの入出力の制御を行う入出力制御ユニット１１が設
けられている。
【００２４】また、ＣＰＵ８は、様々な用途のレジスタ
からなるレジスタユニット１２ならびにこれら演算ユニ
ット９、命令プリフェッチ・デコードユニット１０、入
出力制御ユニット１１、レジスタユニット１２の制御、
すなわち、ＣＰＵ８のすべての制御を司る制御ユニット
１３が設けられている。
からなるレジスタユニット１２ならびにこれら演算ユニ
ット９、命令プリフェッチ・デコードユニット１０、入
出力制御ユニット１１、レジスタユニット１２の制御、
すなわち、ＣＰＵ８のすべての制御を司る制御ユニット
１３が設けられている。
【００２５】そして、制御ユニット１３は、演算ユニッ
ト９、命令プリフェッチ・デコードユニット１０、入出
力制御ユニット１１およびレジスタユニット１２の各々
と電気的に接続されている。
ト９、命令プリフェッチ・デコードユニット１０、入出
力制御ユニット１１およびレジスタユニット１２の各々
と電気的に接続されている。
【００２６】また、レジスタユニット１２は、たとえ
ば、あらゆる目的にプログラマが自由に使用できる汎用
レジスタ、ベクタベースレジスタ、ステータスレジスタ
などのシステムを制御するためのレジスタであるコント
ロールレジスタ、プログラムカウンタレジスタやプロシ
ージャレジスタなどのシステム全体を管理するためのレ
ジスタであるシステムレジスタならびにタイマ７の動作
の制御を行うタイマ制御レジスタ（タイマ制御格納手
段）１２ａにより構成されている。
ば、あらゆる目的にプログラマが自由に使用できる汎用
レジスタ、ベクタベースレジスタ、ステータスレジスタ
などのシステムを制御するためのレジスタであるコント
ロールレジスタ、プログラムカウンタレジスタやプロシ
ージャレジスタなどのシステム全体を管理するためのレ
ジスタであるシステムレジスタならびにタイマ７の動作
の制御を行うタイマ制御レジスタ（タイマ制御格納手
段）１２ａにより構成されている。
【００２７】そして、これら汎用レジスタ、コントロー
ルレジスタ、システムレジスタ、タイマ制御レジスタ１
２ａも、前述したように制御ユニット１３により制御が
行われている。
ルレジスタ、システムレジスタ、タイマ制御レジスタ１
２ａも、前述したように制御ユニット１３により制御が
行われている。
【００２８】次に、本実施の形態の作用について図１、
図２、図３のタイマ制御レジスタ１２ａの説明図、図４
のタスク、割り込みプログラムならびにＯＳの動作にお
けるタイミングチャートを用いて説明する。
図２、図３のタイマ制御レジスタ１２ａの説明図、図４
のタスク、割り込みプログラムならびにＯＳの動作にお
けるタイミングチャートを用いて説明する。
【００２９】まず、図３に示すように、タイマ制御レジ
スタ１２ａには、タイマをプログラムの実行モード（特
権モード、非特権モード）に同期して動作させるか否か
を指定するビットＢ１および同期してタイマを動作させ
る場合にそのモード、すなわち、特権モードか非特権モ
ードかを指定するビットＢ２が設けられている。そし
て、このビットＢ１，Ｂ２に入力される情報が、それぞ
れ第１のタイマ制御情報および第２のタイマ制御情報と
なる。
スタ１２ａには、タイマをプログラムの実行モード（特
権モード、非特権モード）に同期して動作させるか否か
を指定するビットＢ１および同期してタイマを動作させ
る場合にそのモード、すなわち、特権モードか非特権モ
ードかを指定するビットＢ２が設けられている。そし
て、このビットＢ１，Ｂ２に入力される情報が、それぞ
れ第１のタイマ制御情報および第２のタイマ制御情報と
なる。
【００３０】また、このタイマ制御レジスタ１２ａは、
たとえば、前述した汎用レジスタなどの予めＣＰＵ８に
設けられているレジスタを用いるようにしてもよい。
たとえば、前述した汎用レジスタなどの予めＣＰＵ８に
設けられているレジスタを用いるようにしてもよい。
【００３１】ここで、タイマ制御レジスタ１２ａは、前
述した指定を２ビットにより行っているが、これらの指
定は、１ビットまたは３ビット以上を用いて指定を行う
ようにしてもよい。また、これらの指定は、予めユーザ
がプログラムにより設定を行う。
述した指定を２ビットにより行っているが、これらの指
定は、１ビットまたは３ビット以上を用いて指定を行う
ようにしてもよい。また、これらの指定は、予めユーザ
がプログラムにより設定を行う。
【００３２】たとえば、プログラムの実行モードに同期
してタイマを動作させる場合にはビットＢ１を’１’に
設定し、動作させない場合にはビットＢ１を’０’に設
定し、非特権モードにのみタイマを動作させる場合には
ビットＢ２を’１’に設定し、特権モードのみで動作さ
せる場合にはビットＢ２を’０’に設定するようにプロ
グラムが入力されているとする。
してタイマを動作させる場合にはビットＢ１を’１’に
設定し、動作させない場合にはビットＢ１を’０’に設
定し、非特権モードにのみタイマを動作させる場合には
ビットＢ２を’１’に設定し、特権モードのみで動作さ
せる場合にはビットＢ２を’０’に設定するようにプロ
グラムが入力されているとする。
【００３３】ここで、タスクは通常、非特権モードで実
行され、割り込みプログラムおよびＯＳは特権モードに
より実行されるので、タイマ７を非特権モードに同期し
て動作させるようにタイマ制御レジスタ１２ａを設定す
るには、ビットＢ１を’１’とし、同じくビットＢ２
も’１’とすればよい。
行され、割り込みプログラムおよびＯＳは特権モードに
より実行されるので、タイマ７を非特権モードに同期し
て動作させるようにタイマ制御レジスタ１２ａを設定す
るには、ビットＢ１を’１’とし、同じくビットＢ２
も’１’とすればよい。
【００３４】次に、ＯＳがタスクに一定の時間を与え、
その時間が経過すると別のタスクに切り換えるＴＳＳ機
能などに用いられるタスクの実時間監視機能のタイマ動
作の処理において、前述した設定をタイマ制御レジスタ
１２ａに行った場合の動作について説明する。
その時間が経過すると別のタスクに切り換えるＴＳＳ機
能などに用いられるタスクの実時間監視機能のタイマ動
作の処理において、前述した設定をタイマ制御レジスタ
１２ａに行った場合の動作について説明する。
【００３５】まず、図４に示すように、タスクが実行中
に割り込みが発生し、割り込みプログラムが起動した場
合、タイマ７が非特権モードに同期して動作するように
タイマ制御レジスタ１２ａを設定しているので、この割
り込みプログラムが起動した時点でタイマ７の動作を制
御ユニット１３が停止させる。この時のタスクの実行時
間をＴ１、割り込みプログラムの実行時間をＴ２とす
る。
に割り込みが発生し、割り込みプログラムが起動した場
合、タイマ７が非特権モードに同期して動作するように
タイマ制御レジスタ１２ａを設定しているので、この割
り込みプログラムが起動した時点でタイマ７の動作を制
御ユニット１３が停止させる。この時のタスクの実行時
間をＴ１、割り込みプログラムの実行時間をＴ２とす
る。
【００３６】次に、割り込みプログラムが終了し、再び
タスクが実行されると、非特権モードに同期してタイマ
７が動作するようにタイマ制御レジスタ１２ａが設定さ
れているので制御ユニット１３はタイマ７を動作させ、
タイマカウントを再開する。この時のタスクの実行時間
をＴ３とする。
タスクが実行されると、非特権モードに同期してタイマ
７が動作するようにタイマ制御レジスタ１２ａが設定さ
れているので制御ユニット１３はタイマ７を動作させ、
タイマカウントを再開する。この時のタスクの実行時間
をＴ３とする。
【００３７】その後、タスクがＯＳに、たとえば、ＳＶ
Ｃ（Ｓｕｐｅｒｖｉｓｏｒ Ｃａｌｌ）を発行すると、
この場合にもタイマ７を制御ユニット１３が停止させ
る。この時のＯＳの実行時間をＴ４とする。
Ｃ（Ｓｕｐｅｒｖｉｓｏｒ Ｃａｌｌ）を発行すると、
この場合にもタイマ７を制御ユニット１３が停止させ
る。この時のＯＳの実行時間をＴ４とする。
【００３８】そして、再びタスクが実行されると、制御
ユニット１３はタイマ７を動作させ、タイマカウントを
再開する。この時のタスクの実行時間をＴ５とする。
ユニット１３はタイマ７を動作させ、タイマカウントを
再開する。この時のタスクの実行時間をＴ５とする。
【００３９】よって、タスクが実行した場合だけ制御ユ
ニット１３がハード的にタイマ７を動作させ、自動的に
短時間でカウントすることになり、タスクが実際に動作
した時間Ｔ１，Ｔ３，Ｔ５だけが正確にカウントされる
ことになる。
ニット１３がハード的にタイマ７を動作させ、自動的に
短時間でカウントすることになり、タスクが実際に動作
した時間Ｔ１，Ｔ３，Ｔ５だけが正確にカウントされる
ことになる。
【００４０】それにより、本実施の形態によれば、タス
クの実行監視における監視時間の誤差を簡単な回路構成
により大幅に少なくすることができる。
クの実行監視における監視時間の誤差を簡単な回路構成
により大幅に少なくすることができる。
【００４１】また、タスクの実行時間監視を行うタイマ
７のプログラムが不要となるので、プログラムサイズを
大幅に削減できるので、半導体集積回路装置１の高速応
答性を向上でき、かつ開発工数やコストを低減すること
ができる。
７のプログラムが不要となるので、プログラムサイズを
大幅に削減できるので、半導体集積回路装置１の高速応
答性を向上でき、かつ開発工数やコストを低減すること
ができる。
【００４２】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【００４３】たとえば、前記実施の形態では、タイマ制
御レジスタにおける設定を２ビットによって行っていた
が、たとえば、リングレベルなどの実行モードが複数あ
るＯＳの場合には、タイマ制御レジスタのすべてのビッ
トを用いて設定を行うようにしてもよい。
御レジスタにおける設定を２ビットによって行っていた
が、たとえば、リングレベルなどの実行モードが複数あ
るＯＳの場合には、タイマ制御レジスタのすべてのビッ
トを用いて設定を行うようにしてもよい。
【００４４】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００４５】（１）本発明によれば、マイクロプロセッ
サにタイマ制御格納手段を設けたことにより、タイマ動
作の制御を簡単な回路構成のハードウェアにより行うこ
とができるので、時間監視を高精度で容易に行うことが
できる。
サにタイマ制御格納手段を設けたことにより、タイマ動
作の制御を簡単な回路構成のハードウェアにより行うこ
とができるので、時間監視を高精度で容易に行うことが
できる。
【００４６】（２）また、本発明では、タスクの実行時
間監視を行うタイマ制御のプログラムが不要となるの
で、プログラムサイズを縮小でき、プログラムの開発工
数やコストを低減することができる。
間監視を行うタイマ制御のプログラムが不要となるの
で、プログラムサイズを縮小でき、プログラムの開発工
数やコストを低減することができる。
【００４７】（３）さらに、本発明においては、製品と
なった半導体集積回路装置をシステムに用いることによ
り、システムの高速応答性を向上することができる。
なった半導体集積回路装置をシステムに用いることによ
り、システムの高速応答性を向上することができる。
【図１】本発明の一実施の形態による半導体集積回路装
置のブロック図である。
置のブロック図である。
【図２】本発明の一実施の形態による半導体集積回路装
置に設けられたＣＰＵのブロック図である。
置に設けられたＣＰＵのブロック図である。
【図３】本発明の一実施の形態によるＣＰＵに設けられ
たタイマ制御レジスタの説明図である。
たタイマ制御レジスタの説明図である。
【図４】タスク、割り込みプログラムならびにＯＳの動
作におけるタイミングチャートである。
作におけるタイミングチャートである。
１ 半導体集積回路装置 ２ ＲＡＭ ３ ＲＯＭ ４ ＳＣＩ ５ Ｉ／Ｏポート ６ ＢＳＣ ７ タイマ ８ ＣＰＵ（マイクロプロセッサ） ９ 演算ユニット １０ 命令プリフェッチ・デコードユニット １１ 入出力制御ユニット １２ レジスタユニット １２ａ タイマ制御レジスタ（タイマ制御格納手段） １３ 制御ユニット Ｂ１，Ｂ２ ビット
Claims (4)
- 【請求項１】 ＯＳにより制御が行われる半導体集積回
路装置であって、マイクロプロセッサに前記ＯＳにおけ
る所定の実行モードの場合だけタイマ動作するように設
定を行うタイマ制御情報を格納するタイマ制御格納手段
を設けたことを特徴とする半導体集積回路装置。 - 【請求項２】 請求項１記載の半導体集積回路装置にお
いて、前記タイマ制御情報が、タイマをプログラムの実
行モードに同期して動作させるか否かを設定する第１の
タイマ制御情報と、同期してタイマを動作させる場合の
前記実行モードを設定する第２のタイマ制御情報とより
なることを特徴とする半導体集積回路装置。 - 【請求項３】 請求項１または２記載の半導体集積回路
装置において、設定される前記実行モードが、特権モー
ドまたは非特権モードのいずれかであることを特徴とす
る半導体集積回路装置。 - 【請求項４】 請求項１〜３のいずれか１項に記載の半
導体集積回路装置において、前記タイマ制御格納手段
が、レジスタよりなることを特徴とする半導体集積回路
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4995597A JPH10247146A (ja) | 1997-03-05 | 1997-03-05 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4995597A JPH10247146A (ja) | 1997-03-05 | 1997-03-05 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10247146A true JPH10247146A (ja) | 1998-09-14 |
Family
ID=12845470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4995597A Pending JPH10247146A (ja) | 1997-03-05 | 1997-03-05 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10247146A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8938742B2 (en) | 2007-12-05 | 2015-01-20 | Renesa Electronics Corporation | Processing system for switching between execution of a normal task and a management task |
-
1997
- 1997-03-05 JP JP4995597A patent/JPH10247146A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8938742B2 (en) | 2007-12-05 | 2015-01-20 | Renesa Electronics Corporation | Processing system for switching between execution of a normal task and a management task |
| US9223573B2 (en) | 2007-12-05 | 2015-12-29 | Renesas Electronics Corporation | Data processing device and method of controlling the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5357628A (en) | Computer system having integrated source level debugging functions that provide hardware information using transparent system interrupt | |
| JPH11219302A (ja) | デ―タ・プロセッサにおいて後続の命令処理に影響を及ぼす方法および装置 | |
| JPH0689201A (ja) | アイドルモードをアクセスするラン／ストップピンを有するマイクロプロセッサ及びそれを動作させる方法 | |
| JP2655615B2 (ja) | 情報処理装置 | |
| JP4393954B2 (ja) | マイクロコンピュータ | |
| US4947478A (en) | Switching control system for multipersonality computer system | |
| US5734927A (en) | System having registers for receiving data, registers for transmitting data, both at a different clock rate, and control circuitry for shifting the different clock rates | |
| JPH0728670A (ja) | 情報処理装置 | |
| JPH0916409A (ja) | マイクロコンピュータ | |
| JPH10247146A (ja) | 半導体集積回路装置 | |
| EP1177499B1 (en) | Processor and method of executing instructions from several instruction sources | |
| JP2001092661A (ja) | データ処理装置 | |
| JPH08171504A (ja) | エミュレ−ション装置 | |
| KR20000008628A (ko) | 컴퓨터 시스템의 부팅음악 출력방법 | |
| JPH0876876A (ja) | マイクロプロセッサのクロック供給制御回路 | |
| JP3302149B2 (ja) | コンピュータシステム | |
| JP3493768B2 (ja) | データ処理装置 | |
| WO1998044408A1 (fr) | Micro-ordinateur et equipement electronique | |
| JPH036758A (ja) | マイクロプロセッサ | |
| JP2001209560A (ja) | シングルチップマイクロコンピュータ | |
| JPH03149621A (ja) | マイクロプロセッサ | |
| JPH10198572A (ja) | 半導体集積回路装置 | |
| JPH08263324A (ja) | デバッグ容易化装置 | |
| JPH04245332A (ja) | データ処理装置 | |
| JPS58114250A (ja) | 共有マイクロプロセツサ |