JPH04245332A - データ処理装置 - Google Patents

データ処理装置

Info

Publication number
JPH04245332A
JPH04245332A JP9129585A JP2958591A JPH04245332A JP H04245332 A JPH04245332 A JP H04245332A JP 9129585 A JP9129585 A JP 9129585A JP 2958591 A JP2958591 A JP 2958591A JP H04245332 A JPH04245332 A JP H04245332A
Authority
JP
Japan
Prior art keywords
instruction
cycles
time
execution
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9129585A
Other languages
English (en)
Inventor
Kenji Miyoshi
三好 健児
Isamu Mochizuki
勇 望月
Ryoichi Sano
亮一 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Renesas Technology America Inc
Original Assignee
Hitachi Microcomputer System Ltd
Hitachi Ltd
Hitachi Micro Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Microcomputer System Ltd, Hitachi Ltd, Hitachi Micro Systems Inc filed Critical Hitachi Microcomputer System Ltd
Priority to JP9129585A priority Critical patent/JPH04245332A/ja
Publication of JPH04245332A publication Critical patent/JPH04245332A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、データ処理技術さらに
はマイクロコンピュータシステムにおけるタイマ機能の
実現に適用して特に有効な技術に関し、例えばソフトタ
イマに利用して有効な技術に関する。
【0002】
【従来の技術】従来、マイクロコンピュータシステムに
おいて、内部タイマを有しないCPUが一定時間動作待
ちをする方式としては、WAI命令のような専用の動作
停止命令を用いる方式やタイマ機能を有する周辺LSI
と組み合わせて使用する方式およびソフトタイマを用い
る方式がある。このうち、専用の動作停止命令を用いる
方式は動作停止命令でCPUは割込み待ちとなり、割込
みが入力されるまでの一定時間ウェイト状態となる。一
方、ソフトタイマを用いる方式は、例えばカウンタをイ
ンクリメントする命令を所定回数繰返し実行するルーチ
ンをプログラム上に設けておき、プログラムの実行時間
で一定時間の動作待ちをするものである。
【0003】
【発明が解決しようとする課題】上記従来方式のうち、
専用の動作停止命令を用いる方式やタイマ機能を有する
周辺LSIと組み合わせて使用する方式は、外部のクロ
ックやウェイトサイクル数に依存せず一定時間待つプロ
グラムを作成することができる。一方、CPUは外部か
ら供給されるシステムクロックや内部発振回路の発振信
号を分周したクロックに同期して動作するので、プログ
ラムの実行速度がシステムクロックの周波数と実行サイ
クル数に依存する。そのため、ソフトタイマを用いる方
式にあっては、CPUのバージョンアップ等に起因して
システムクロックに変更があったりウェイトサイクルが
挿入されたりするとプログラムの実行時間が変わってし
まい、一定の待ち時間が得られないという問題点がある
。ウェイトサイクル数はプログラムの動作環境すなわち
プログラムメモリがROMか内部RAMかあるいはキャ
ッシュRAMかによって変わってしまう。各デバイスの
アクセスタイムが相違するからである。その結果、周辺
LSIとの同期をとるための手段としてソフトタイマを
用いているシステムでは、システムクロックやウェイト
サイクル数の変更に伴ってシステムが誤動作したり、動
かなくなったりすることがあった。従来、このような場
合には、プログラムの変更を余儀なくされていた。
【0004】本発明の目的は、動作クロックの周波数に
依存せず一定時間動作待ちをする命令を備えたマイクロ
コンピュータを提供することにある。本発明の他の目的
は、プログラムの動作環境としてのプログラムメモリの
ウェイトサイクル数が変わっても一定時間動作待ちをす
る命令を備えたマイクロコンピュータを提供することに
ある。この発明の前記ならびにそのほかの目的と新規な
特徴については、本明細書の記述および添附図面から明
らかになるであろう。
【0005】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。すなわち、CPUに動作クロックの周波数
に関する情報を入力するための端子を設けるとともに一
定時間で動作する専用の命令を用意し、この命令を実行
する際には上記端子からの入力情報を読み込んでこの情
報に応じて実行サイクル数を決定してから、その命令も
しくは所定の他の命令を、決定したサイクル数に従って
実行させるようにしたものである。
【0006】
【作用】上記した手段によれば、CPU自身が動作クロ
ックの周波数を知ることができ、これによってその周波
数に関する情報から命令の実行に要するサイクル数を決
定してそのサイクル数だけかけてその命令を実行するた
め、動作クロックの周波数に依存せず一定時間動作待ち
をするソフトタイマを実現することができる。また、命
令の実行時間は、命令の読出し時間と狭義の命令実行時
間の和であり、命令の実行時間はメモリデバイスのアク
セスタイムによって変わってくるが、本命令の実行の際
の命令フェッチは1回であって全体の実行時間(通常数
m秒に設定される)からみればアクセスタイムの差異(
通常は数ないし数+n秒である)は無視できるほど小さ
いため、メモリデバイスのアクセスタイムに依存せず一
定時間動作待ちをすることができる。
【0007】
【実施例】図1には、本発明に係るマイクロコンピュー
タの一実施例の概略が示されている。図1において、符
号CPUで示されているのがマイクロコンピュータ、C
Kで示されているのが外部からのシステムクロックが入
力されるクロック端子である。この実施例では、チップ
の外部端子として3個のクロック情報入力端子T1,T
2,T3が設けられている。また、CPU内には上記ク
ロック情報から実行サイクル数を決定するためのテーブ
ルTBLが設けられている。このテーブルTBLはCP
UがROMを内蔵する場合はそのROMの中に、またC
PUが内部ROMを有しないがRAMもしくは汎用レジ
スタ群を有する場合はその中に、あるいはマイクロプロ
グラム制御方式のCPUではマイクロROM内に設ける
ことができる。さらには、専用の再書込み可能なEPR
OMを内蔵させてそこに上記テーブルTBLを入れるよ
うにしてもよい。
【0008】図2には、上記テーブルTBLの構成例が
示されている。この実施例では、クロック情報入力が3
ビットのバイナリコードで構成されているため、8種類
の動作クロック周波数を区別できるようにされており、
各周波数に対応した実行サイクル数がテーブルTBL上
に掲記されている。なお、このテーブルにおいて動作ク
ロック周波数は実サイクル数との対応を明確にするため
示したもので、実際のCPU内にはクロック情報をイン
デックスとして実行サイクル数のみが掲記される。この
テーブルには、一定時間待ちの命令が1m秒かけて実行
されるのに必要な実行サイクル数が示されており、1m
秒をクロック周波数で割った値が実行サイクル数になる
という関係がある。
【0009】特に制限されないが、この実施例のCPU
は、一定の時間待ちをする専用の命令(以下、WAIT
命令と称する)を解読し実行する機能をマイクロプログ
ラムシーケンスにより実行可能に構成されている。
【0010】次に、上記CPUの動作について説明する
。CPUは、まずリセット時に上記クロック情報入力端
子T1,T2,T3の状態を読み込んでそのクロック情
報に基づいて上記テーブルTBLを参照し、対応する実
行サイクル数をテーブルから読み出して実行ユニット内
のレジスタREGにセットする。そして、プログラム実
行中に一定の時間待ちをするWAIT命令をフェッチす
ると、実行ユニット内のカウンタCNT(もしくはイン
クリメンタ)により外部から端子CKに入力されている
システムクロックのサイクル数の計数を開始するととも
に、上記レジスタREGに保持されている値とカウンタ
CNTの値とをコンパレータCMPで比較し、一致した
時点で上記カウンタCNTをリセットして当該命令サイ
クルを終了し、次の命令フェッチに移行する。
【0011】なお、上記実施例では実行サイクル数を格
納するテーブルTBLをCPU内のメモリまたはレジス
タに入れると説明したが、上記テーブルTBLは外部の
メモリに入れておいてイニシャライズ時にCPU内に読
み込むように構成しても良い。  また、上記実施例で
は、一定時間待ちのWAIT命令をフェッチしたときに
、テーブルTBLで参照された実行サイクル数かけてそ
の命令を実行するように構成したが、WAIT命令と従
来のソフトタイマで行なわれていた所定の命令を繰返し
実行するルーチンとを組み合わせて、WAIT命令をフ
ェッチしたときにはそれに続く繰返しルーチンをテーブ
ルを参照して決定した実行サイクル数だけ実行させるよ
うに構成してもよい。
【0012】さらに、上記実施例では、実行ユニット内
のレジスタやカウンタ、コンパレータを使って専用の一
定時間待ち命令としてのWAIT命令を実行するように
しているが、WAIT命令を実行する専用のハードウェ
アを設けるようにしてもよい。レジスタとカウンタおよ
びコンパレータを設ける代わりに、ダウンカウンタを設
けてWAIT命令で実行サイクル数を上記ダウンカウン
タにセットしてこれをシステムクロックに同期して減数
させるように構成してもよい。
【0013】また、上記実施例では外部からCPUの動
作クロツクを与えるようにしているが、内部に発振回路
を備えその発振信号を分周して動作クロックとする形式
のCPUにおいてもEXTAL端子外付けする水晶振動
子によって発振数が変わるので、本発明を適用して振動
子を変えると同時に外部から入力するクロック周波数に
関する情報を変えるようにするとよい。
【0014】以上説明したように、上記実施例は、CP
Uに外部からクロックの周波数に関する情報を入力する
ための端子を設けるとともに一定時間で動作する専用の
命令を用意し、この命令を実行する際には上記端子から
の入力情報を読み込んでこの情報に応じて実行サイクル
数を決定してから、その命令もしくは所定の他の命令を
、決定したサイクル数に従って実行させるようにしたの
で、CPU自身がクロックの周波数に関する情報から命
令の実行に要するサイクル数を決定してそのサイクル数
だけかけてその命令を実行するため、動作クロックの周
波数に依存せず一定時間動作待ちをするソフトタイマを
実現することができる。その結果、システムのクロック
が変更されてもプログラムを書き直す必要がなく、クロ
ック情報入力端子に印加するコードを変更するだけで済
みプログラムの移植性が向上するという効果がある。 また、命令の実行時間は、命令の読出し時間と狭義の命
令実行時間の和であり、命令の実行時間はメモリデバイ
スのアクセスタイムによって変わってくるが、本命令の
実行の際の命令フェッチは1回であって全体の実行時間
からみればアクセスタイムの差異は無視できるほど小さ
いため、メモリデバイスのアクセスタイムに依存せず一
定時間動作待ちをさせることができる。
【0015】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。例えば、上
記実施例では、リセット時にテーブルTBLを参照して
対応する実行サイクル数をレジスタに設定するようにし
ているが、実行サイクル数はリセット時ではなくWAI
T命令をフェッチしたときに行なうようにすることも可
能である。さらに、実行サイクル数はテーブルを参照し
て決定する代わりに、演算によって求めるようにしても
よい。なお、この発明においてマイクロコンピュータと
はマイクロプロッセおよびシングルチップマイクロコン
ピュータを含むものである。
【0016】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるマイク
ロコンピュータに適用した場合について説明したが、こ
の発明はそれに限定されるものでなく、データ処理装置
一般に利用することができる。
【0017】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。すなわち、CPU自身がクロックの周
波数に関する情報から命令の実行に要するサイクル数を
決定してそのサイクル数だけかけてその命令を実行する
ため、動作クロックの周波数に依存せず一定時間動作待
ちをするソフトタイマを実現することができ、システム
のクロックが変更されてもプログラムを書き直す必要が
なく、クロック情報入力端子に印加するコードを変更す
るだけで済みプログラムの移植性が向上するとともに、
メモリデバイスのアクセスタイムに依存せず一定時間動
作待ちをさせることができる。ことができる。
【図面の簡単な説明】
【図1】本発明を適用したマイクロコンピュータの一実
施例の要部の概略構成図である。
【図2】実施例のマイクロコンピュータに設けられた参
照テーブルの構成例を示す説明図である。
【符号の説明】
CPU  マイクロコンピュータ T1,T2,T3  クロック情報入力端子TBL  
参照テーブル REG  レジスタ CNT  カウンタ CMP  コンパレータ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】動作クロックの周波数に関する情報を入力
    するための端子を備え、所定の命令を実行する際には上
    記端子からの入力情報に応じて実行サイクル数を決定し
    てから、決定したサイクル数に従って命令サイクルを実
    行するように構成されてなることを特徴とするデータ処
    理装置。
  2. 【請求項2】内部に、上記端子より入力された動作クロ
    ックの周波数に関する情報と実行サイクル数との関係を
    示すテーブルを備え、所定の命令を実行する際には上記
    テーブルを参照して実行サイクル数を決定することを特
    徴とする請求項1記載のデータ処理装置。
  3. 【請求項3】上記端子より入力された動作クロックの周
    波数に関する情報に対応する実行サイクル数を設定する
    ためのレジスタと、動作クロックを計数するカウンタと
    、上記レジスタとカウンタの値を比較するコンパレータ
    とを備え、所定の命令のフェッチによって上記レジスタ
    への設定を行ないかつ上記カウンタによる計数を開始し
    、コンパレータによる一致の検出によって上記レジスタ
    をリセットし、命令サイクルを終了するように構成され
    てなることを特徴とする請求項1または2記載のデータ
    処理装置。
JP9129585A 1991-01-30 1991-01-30 データ処理装置 Withdrawn JPH04245332A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9129585A JPH04245332A (ja) 1991-01-30 1991-01-30 データ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9129585A JPH04245332A (ja) 1991-01-30 1991-01-30 データ処理装置

Publications (1)

Publication Number Publication Date
JPH04245332A true JPH04245332A (ja) 1992-09-01

Family

ID=12280155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9129585A Withdrawn JPH04245332A (ja) 1991-01-30 1991-01-30 データ処理装置

Country Status (1)

Country Link
JP (1) JPH04245332A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714574B1 (ko) * 1999-01-21 2007-05-07 가부시키가이샤 소니 컴퓨터 엔터테인먼트 소비 전력의 절약 방법, 및 이 방법을 이용하는 휴대용전자장치 및 엔터테인먼트 시스템
JP2012530973A (ja) * 2009-06-22 2012-12-06 アマゾン テクノロジーズ インコーポレイテッド プロセッサのための静止状態保存モード

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714574B1 (ko) * 1999-01-21 2007-05-07 가부시키가이샤 소니 컴퓨터 엔터테인먼트 소비 전력의 절약 방법, 및 이 방법을 이용하는 휴대용전자장치 및 엔터테인먼트 시스템
JP2012530973A (ja) * 2009-06-22 2012-12-06 アマゾン テクノロジーズ インコーポレイテッド プロセッサのための静止状態保存モード

Similar Documents

Publication Publication Date Title
US5084814A (en) Data processor with development support features
KR100588790B1 (ko) 데이터처리기에서의후속명령처리에작용하는방법및장치
US7752427B2 (en) Stack underflow debug with sticky base
JPS6218936B2 (ja)
JPS6019028B2 (ja) 情報処理装置
EP0279953B1 (en) Computer system having mixed macrocode and microcode instruction execution
JPH04245332A (ja) データ処理装置
EP1177499B1 (en) Processor and method of executing instructions from several instruction sources
JPS62197831A (ja) デ−タ処理装置
JP3014605B2 (ja) ファジィ・コンピュータ
JPH0454636A (ja) プロセッサ
JPH04288625A (ja) マイクロコンピュータ
JPS60124746A (ja) デ−タ処理装置
JPS62156738A (ja) プログラム制御装置
JP3719241B2 (ja) 演算装置
JP2825315B2 (ja) 情報処理装置
JP3638505B2 (ja) シミュレーション装置及びマイクロプロセッサ用ソフトウェアシミュレーション方法
JP2020140290A (ja) 中央演算処理装置
JPH04287226A (ja) クロックにより動作するデータ処理装置
JPH01286034A (ja) 情報処理装置
JPS6349941A (ja) 演算処理装置
JPS61241843A (ja) 情報処理装置
JPH10247146A (ja) 半導体集積回路装置
JPH0619752A (ja) マイクロコンピュータ
Güran A simulation tool for mc6811

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514