JPH0352094B2 - - Google Patents
Info
- Publication number
- JPH0352094B2 JPH0352094B2 JP58146208A JP14620883A JPH0352094B2 JP H0352094 B2 JPH0352094 B2 JP H0352094B2 JP 58146208 A JP58146208 A JP 58146208A JP 14620883 A JP14620883 A JP 14620883A JP H0352094 B2 JPH0352094 B2 JP H0352094B2
- Authority
- JP
- Japan
- Prior art keywords
- halt
- factor
- interrupt
- signal
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000004044 response Effects 0.000 claims description 2
- 101100274255 Arabidopsis thaliana CHER1 gene Proteins 0.000 description 10
- 101100256906 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SIC1 gene Proteins 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
- G06F9/4831—Task transfer initiation or dispatching by interrupt, e.g. masked with variable priority
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は、マイクロコンピユータに関し、特
に、動作の停止を行うホールト機能を有するマイ
クロコンピユータに関する。
に、動作の停止を行うホールト機能を有するマイ
クロコンピユータに関する。
(ロ) 従来技術
近年、プログラムによつて多種、多様の機能が
実現できる電子時計用のマイクロコンピユータが
開発されている。この様なマイクロコンピユータ
に於いては、その消費電力を減少させるために、
必要時以外は動作を停止することのできるホール
ト機能が設けられている。このホールト状態を解
除させてプログラムを処理させる要因としては、
外部割込み端子に規定の信号変化があつた場合、
スイツチが操作された場合、内部タイマーがカウ
ントアツプした場合、クロノグラフ用カウンタが
カウントアツプした場合、時計用分周回路から計
時信号が出力された場合がある。プログラムを作
成する場合、これらの処理は優先順位を付けて処
理させる必要があるが、この優先順位はプログラ
ムの内容によつて変化する。これに対応するため
に、すべての要因により割込みがかかるように回
路を構成し、割込み処理プログラムの中で他の割
込みを許可できるようにしてやれば一応目的は達
成せられるが、そうすると、割込み要因が多い場
合、割込み処理プログラムが多重にかさなるの
で、プログラムカウンタの退避用のレジスタが多
数必要となり、また、プログラムも極めて複雑と
なる。
実現できる電子時計用のマイクロコンピユータが
開発されている。この様なマイクロコンピユータ
に於いては、その消費電力を減少させるために、
必要時以外は動作を停止することのできるホール
ト機能が設けられている。このホールト状態を解
除させてプログラムを処理させる要因としては、
外部割込み端子に規定の信号変化があつた場合、
スイツチが操作された場合、内部タイマーがカウ
ントアツプした場合、クロノグラフ用カウンタが
カウントアツプした場合、時計用分周回路から計
時信号が出力された場合がある。プログラムを作
成する場合、これらの処理は優先順位を付けて処
理させる必要があるが、この優先順位はプログラ
ムの内容によつて変化する。これに対応するため
に、すべての要因により割込みがかかるように回
路を構成し、割込み処理プログラムの中で他の割
込みを許可できるようにしてやれば一応目的は達
成せられるが、そうすると、割込み要因が多い場
合、割込み処理プログラムが多重にかさなるの
で、プログラムカウンタの退避用のレジスタが多
数必要となり、また、プログラムも極めて複雑と
なる。
(ハ) 発明の目的
本発明は、上述した点に鑑みて為されたもので
あり、ホールトモードを解除する複数の要因の
各々が、ホールトを解除して更に割込み処理を行
うのか、あるいは、ホールトを解除するだけでプ
ログラムを先に進めるのかをプログラムで選択で
きるマイクロコンピユータを提供するものであ
る。
あり、ホールトモードを解除する複数の要因の
各々が、ホールトを解除して更に割込み処理を行
うのか、あるいは、ホールトを解除するだけでプ
ログラムを先に進めるのかをプログラムで選択で
きるマイクロコンピユータを提供するものであ
る。
(ニ) 発明の構成
本発明は、ホールトモードを解除するための複
数の要因と、該要因の各々に対応し、各要因の発
生を記憶するフリツプフロツプと、該フリツプフ
ロツプの各出力信号のうち、所定の命令によつて
指定された出力だけを選択する割込要因指定回路
と、該割込み要因指定回路で指定された要因の発
生に対して割込み信号、ホールト解除信号、及
び、発明した前記要因に対応するプログラムアド
レスを指定するアドレス情報を出力する割込み制
御回路と、所定の命令によつて前記要因が指定さ
れ、該指定された要因の発生を示す前記フリツプ
フロツプの出力が印加されたときホールト解除信
号を出力するホールト解除要因指定回路とから構
成される。
数の要因と、該要因の各々に対応し、各要因の発
生を記憶するフリツプフロツプと、該フリツプフ
ロツプの各出力信号のうち、所定の命令によつて
指定された出力だけを選択する割込要因指定回路
と、該割込み要因指定回路で指定された要因の発
生に対して割込み信号、ホールト解除信号、及
び、発明した前記要因に対応するプログラムアド
レスを指定するアドレス情報を出力する割込み制
御回路と、所定の命令によつて前記要因が指定さ
れ、該指定された要因の発生を示す前記フリツプ
フロツプの出力が印加されたときホールト解除信
号を出力するホールト解除要因指定回路とから構
成される。
(ホ) 実施例
例えば、時計用マイクロコンピユータの場合に
は、32768Hzの基準周波数信号を分周して時刻計
数に用いられる２Hzあるいは１Hzの計時信号を得
る分周回路と、分周回路の分周出力を計数し1/10
０秒桁の数値を得るクロノグラフカウンタと、プ
ログラムによつてプリセツトが可能なタイマカウ
ンタ等が設けられている。これらの回路はホール
ト状態に於いても動作しており、所定の時間ある
いは計数値となつたとき、その出力信号はマイク
ロコンピユータのホールトを解除する要因とな
る。また、入力端子に接続されたスイツチの開
閉、あるいは、外部割込み端子の信号変化もホー
ルトを解除する要因となる。
は、32768Hzの基準周波数信号を分周して時刻計
数に用いられる２Hzあるいは１Hzの計時信号を得
る分周回路と、分周回路の分周出力を計数し1/10
０秒桁の数値を得るクロノグラフカウンタと、プ
ログラムによつてプリセツトが可能なタイマカウ
ンタ等が設けられている。これらの回路はホール
ト状態に於いても動作しており、所定の時間ある
いは計数値となつたとき、その出力信号はマイク
ロコンピユータのホールトを解除する要因とな
る。また、入力端子に接続されたスイツチの開
閉、あるいは、外部割込み端子の信号変化もホー
ルトを解除する要因となる。
第１図は本発明の実施例を示す回路図である。
第１図に於いて、本発明を解除する複数の要因
は、分周回路（図示せず）から出力される計時信
号Divと、1/100秒桁を計数するクロノグラフカ
ウンタ（図示せず）から1/10秒毎に出力される信
号CCと、タイマカウンタ（図示せず）の出力信
号TMと、入力端子に接続されたスイツチの開
閉、及び、外部割込み端子の信号変化を示す信号
PINとがあり、これらの信号Div、CC、TM、PIN
は、各々、対応すフリツプフロツプ１，２，３，
４のセツト端子Ｓに印加される。フリツプフロツ
プ１，２，３，４は、ホールトを解除する要因が
発生したことを記憶するものであり、その各出力
Ｑは割込み要因指定回路５及びホールト解除要因
指定回路６とに印加される。割込み要因指定回路
５は、各々、フリツプフロツプ１，２，３，４の
出力Ｑが一方に印加されたANDゲート７，８，
９，１０と、ANDゲート７，８，９，１０を制
御するラツチ回路１１，１２，１３，１４とから
成り、ラツチ回路１１，１２，１３，１４の入力
Ｌには16ビツトから成るインストラクシヨンバス
１５から下位４ビツトの信号、IR０、IR１、IR
２、IR３が各々印加され、各クロツク端子φに
は、命令を解読しマイクロコンピユータの動作を
制御する制御回路（図示せず）から、要因指定命
令SIC１及びSIC２が実行されたとき出力される
信号SIC１及びSIC２とがORゲート１６を介して
印加される。即ち、要因指定命令SIC１及びSIC
２が実行されたとき、インストラクシヨン信号
IR０〜IR３に送出されたデータがラツチ回路１
１，１２，１３，１４に記憶され、割込みをかけ
る要因が指定される。そして、指定された要因に
対応するフリツプフロツプ１，２，３，４の出力
ＱがANDゲート７，８，９，１０を介して割込
み制御回路１７に印加される。
第１図に於いて、本発明を解除する複数の要因
は、分周回路（図示せず）から出力される計時信
号Divと、1/100秒桁を計数するクロノグラフカ
ウンタ（図示せず）から1/10秒毎に出力される信
号CCと、タイマカウンタ（図示せず）の出力信
号TMと、入力端子に接続されたスイツチの開
閉、及び、外部割込み端子の信号変化を示す信号
PINとがあり、これらの信号Div、CC、TM、PIN
は、各々、対応すフリツプフロツプ１，２，３，
４のセツト端子Ｓに印加される。フリツプフロツ
プ１，２，３，４は、ホールトを解除する要因が
発生したことを記憶するものであり、その各出力
Ｑは割込み要因指定回路５及びホールト解除要因
指定回路６とに印加される。割込み要因指定回路
５は、各々、フリツプフロツプ１，２，３，４の
出力Ｑが一方に印加されたANDゲート７，８，
９，１０と、ANDゲート７，８，９，１０を制
御するラツチ回路１１，１２，１３，１４とから
成り、ラツチ回路１１，１２，１３，１４の入力
Ｌには16ビツトから成るインストラクシヨンバス
１５から下位４ビツトの信号、IR０、IR１、IR
２、IR３が各々印加され、各クロツク端子φに
は、命令を解読しマイクロコンピユータの動作を
制御する制御回路（図示せず）から、要因指定命
令SIC１及びSIC２が実行されたとき出力される
信号SIC１及びSIC２とがORゲート１６を介して
印加される。即ち、要因指定命令SIC１及びSIC
２が実行されたとき、インストラクシヨン信号
IR０〜IR３に送出されたデータがラツチ回路１
１，１２，１３，１４に記憶され、割込みをかけ
る要因が指定される。そして、指定された要因に
対応するフリツプフロツプ１，２，３，４の出力
ＱがANDゲート７，８，９，１０を介して割込
み制御回路１７に印加される。
割込み制御回路１７は、各要因に対して優先順
位が設定され、また、各要因に対して割込み処理
を行うプログラムのアドレスを指定するためのア
ドレス情報AD、及び、マイクロコンピユータに
割込み処理を実行させるための割込み信号INT
を出力すると共に、ホールトを解除するための信
号STARTをORゲート１８を介して、マイクロ
コンピユータの動作を行うシステムクロツクを発
生するタイミングジエネレータ（図示せず）に印
加する。そして、割込みが受付けられると、その
割込み要因に対応するリセツト信号RESET０〜
RESET３を出力する。このリセツト信号
RESET０〜RESET３は、各々対応するラツチ
回路１１，１２，１３，１４のリセツト端子Ｒ、
及び、ORゲート１９，２０，２１，２２を介し
て対応するフリツプフロツプ１，２，３，４のリ
セツト端子Ｒに印加される。
位が設定され、また、各要因に対して割込み処理
を行うプログラムのアドレスを指定するためのア
ドレス情報AD、及び、マイクロコンピユータに
割込み処理を実行させるための割込み信号INT
を出力すると共に、ホールトを解除するための信
号STARTをORゲート１８を介して、マイクロ
コンピユータの動作を行うシステムクロツクを発
生するタイミングジエネレータ（図示せず）に印
加する。そして、割込みが受付けられると、その
割込み要因に対応するリセツト信号RESET０〜
RESET３を出力する。このリセツト信号
RESET０〜RESET３は、各々対応するラツチ
回路１１，１２，１３，１４のリセツト端子Ｒ、
及び、ORゲート１９，２０，２１，２２を介し
て対応するフリツプフロツプ１，２，３，４のリ
セツト端子Ｒに印加される。
ホールト解除要因指定回路６は、フリツプフロ
ツプ１，２，３，４の出力Ｑが印加されるAND
ゲート２３，２４，２５，２６と、ANDゲート
２３，２４，２５，２６を制御するラツチ回路２
７，２８，２９，３０とから成り、ラツチ回路２
７，２８，２９，３０の入力Ｌには、インストラ
クシヨン信号IR４，IR５，IR６，IR７が印加さ
れ、クロツツ端子φには、要因指定命令SIC１が
実行されたときに出力される信号SIC１が印加さ
れる。即ち、要因指定命令SIC１が実行されたと
きインストラクシヨン信号IR４〜IR７に送出さ
れたデータがラツチ回路２７，２８，２９，３０
に記憶され、ホールトを解除する要因が指定され
る。そして、指定された要因が発生したとき、そ
の要因に対応するフリツプフロツプ１，２，３，
４の出力Ｑが、ORゲート３１，１８を介してシ
ステムクロツクを発生させるスタート信号
STARTとして出力される。このホールト解除要
因指定回路６に設定された要因では、割込み処理
は為されず、単にホールトを解除してプログラム
を先に進めるだけである。また、その要因が発生
した場合、要因に対応する処理を行うプログラム
の最後あるいは最初に於いて、その要因を記憶し
ているフリツプフロツプ１，２，３，４をリセツ
トする。即ち、ANDゲート３２，３３，３４，
３５の一方の入力に、要因リセツト命令PLCが
実行されたときに出力される信号PLCが印加さ
れ、地方の入力にインストラクシヨン信号IR０、
IR１，IR２，IR３がフリツプフロツプ１，２，
３，４と対応して印加され、ANDゲート３２，
３３，３４，３５の出力が、各々、ORゲート１
９，２０，２１，２２を介してフリツプフロツプ
１，２，３，４のリセツト端子Ｒに印加されてい
るので、要因リセツト命令PLCが実行されたと
きインストラクシヨン信号IR０〜IR３で指定さ
れるフリツプフロツプ１，２，３，４がリセツト
されるのである。
ツプ１，２，３，４の出力Ｑが印加されるAND
ゲート２３，２４，２５，２６と、ANDゲート
２３，２４，２５，２６を制御するラツチ回路２
７，２８，２９，３０とから成り、ラツチ回路２
７，２８，２９，３０の入力Ｌには、インストラ
クシヨン信号IR４，IR５，IR６，IR７が印加さ
れ、クロツツ端子φには、要因指定命令SIC１が
実行されたときに出力される信号SIC１が印加さ
れる。即ち、要因指定命令SIC１が実行されたと
きインストラクシヨン信号IR４〜IR７に送出さ
れたデータがラツチ回路２７，２８，２９，３０
に記憶され、ホールトを解除する要因が指定され
る。そして、指定された要因が発生したとき、そ
の要因に対応するフリツプフロツプ１，２，３，
４の出力Ｑが、ORゲート３１，１８を介してシ
ステムクロツクを発生させるスタート信号
STARTとして出力される。このホールト解除要
因指定回路６に設定された要因では、割込み処理
は為されず、単にホールトを解除してプログラム
を先に進めるだけである。また、その要因が発生
した場合、要因に対応する処理を行うプログラム
の最後あるいは最初に於いて、その要因を記憶し
ているフリツプフロツプ１，２，３，４をリセツ
トする。即ち、ANDゲート３２，３３，３４，
３５の一方の入力に、要因リセツト命令PLCが
実行されたときに出力される信号PLCが印加さ
れ、地方の入力にインストラクシヨン信号IR０、
IR１，IR２，IR３がフリツプフロツプ１，２，
３，４と対応して印加され、ANDゲート３２，
３３，３４，３５の出力が、各々、ORゲート１
９，２０，２１，２２を介してフリツプフロツプ
１，２，３，４のリセツト端子Ｒに印加されてい
るので、要因リセツト命令PLCが実行されたと
きインストラクシヨン信号IR０〜IR３で指定さ
れるフリツプフロツプ１，２，３，４がリセツト
されるのである。
第２図は、第１図に示された実施例に於いて使
用される命令コードを示す図である。要因指定命
令SIC１は、IR８〜IR１５までの８ビツトに設定
されたコードによつて、要因指定命令SIC１であ
ることを示し、IR４〜IR７の４ビツトに設定さ
れるデータX4〜X7によつてホールト解除要因指
定回路６に、ホールトを解除してプログラムを先
に進める要因を指定し、更にIR０〜IR３の４ビ
ツトに設定されるデータX0〜X3によつて、割込
み要因指定回路５に、ホールトを解除すると共に
割込みをかける要因を指定する。即ち、要因指定
命令SIC１は、ホールト解除要因指定回路６の要
因設定と、割込み要因指定回路５の要因設定とを
同時に行う命令である。
用される命令コードを示す図である。要因指定命
令SIC１は、IR８〜IR１５までの８ビツトに設定
されたコードによつて、要因指定命令SIC１であ
ることを示し、IR４〜IR７の４ビツトに設定さ
れるデータX4〜X7によつてホールト解除要因指
定回路６に、ホールトを解除してプログラムを先
に進める要因を指定し、更にIR０〜IR３の４ビ
ツトに設定されるデータX0〜X3によつて、割込
み要因指定回路５に、ホールトを解除すると共に
割込みをかける要因を指定する。即ち、要因指定
命令SIC１は、ホールト解除要因指定回路６の要
因設定と、割込み要因指定回路５の要因設定とを
同時に行う命令である。
一方、要因指定命令SIC２は、IR０〜IR３の４
ビツトに設定されるデータX0〜X3によつて割込
み要因指定回路５に割込み要因を設定する命令で
あり、IR８〜IR１５に設定されたコードによつ
て、その命令であることが示され、IR４〜IR７
の４ビツトは“０”に設定される。また、要因リ
セツト命令PLCは、IR８〜IR１５に設定された
コードによつて、その命令であることが示され、
IR０〜IR３の４ビツトに設定されるデータX0〜
X3によつて要因の発生を記憶するフリツプフロ
ツプ１，２，３，４を指定する。
ビツトに設定されるデータX0〜X3によつて割込
み要因指定回路５に割込み要因を設定する命令で
あり、IR８〜IR１５に設定されたコードによつ
て、その命令であることが示され、IR４〜IR７
の４ビツトは“０”に設定される。また、要因リ
セツト命令PLCは、IR８〜IR１５に設定された
コードによつて、その命令であることが示され、
IR０〜IR３の４ビツトに設定されるデータX0〜
X3によつて要因の発生を記憶するフリツプフロ
ツプ１，２，３，４を指定する。
第２図に示された命令に於いて、例えば、クロ
ノグラフカウンタから1/10秒毎に出力される信号
CCの発生と、入力端子に接続されたスイツチの
開閉、あるいは、外部割込み端子の信号変化を示
す信号PINの発生とに対する処理を割込み処理で
行い、分周回路から出力される計時信号Divの発
生とタイマーカウンタからの出力信号TMの発生
に対する処理をメインプログラムで処理する場
合、プログラム中に必要に応じて実行される要因
指定命令SIC１のコードに於けるX0，X2X5，X7
は“０”とし、X1，X3，X4，X6は“１”とす
る。今、この要因指定命令SIC１が実行された場
合、第１図に於いて、割込み要因指定回路５のラ
ツチ回路１２，１４には“１”が記憶され、ラツ
チ回路１１，１３には“０”が記憶され、一方ホ
ールト解除要因指定回路６のラツチ回路２７，２
９には“１”が記憶され、ラツチ回路２８，３０
には“０”が記憶される。そして、ホールト命令
が実行されると、マイクロコンピユータは動作を
停止する。この状態に於いて、クロノグラフカウ
ンタから信号CCが出力されるとフリツプフロツ
プ２がセツトされ、その出力Ｑ“１”はANDゲー
ト８を介して割込み制御回路１７に印加される。
割込み制御回路１７は、ANDゲート８の出力が
“１”となることにより、スタート信号START、
割込み信号INT、及び、信号CCの要因に対応す
るプログラムアドレスを指定するアドレス信号
ADを出力する。これにより、マイクロコンピユ
ータは、動作を開始し、アドレス信号ADで指定
されたプログラムを実行し割込み処理を行う。更
に、割込み制御回路１７はANDゲート８の出力
によつて割込みを受付けたとき、リセツト信号
RESET１を出力してラツチ回路１２及びフリツ
プフロツプ２をリセツトする。また、信号PINが
入力された場合も前述と同様の動作により、信号
PINの要因に対応するプログラムアドレスが指定
され、そのプログラムを割込み処理で実行する。
ノグラフカウンタから1/10秒毎に出力される信号
CCの発生と、入力端子に接続されたスイツチの
開閉、あるいは、外部割込み端子の信号変化を示
す信号PINの発生とに対する処理を割込み処理で
行い、分周回路から出力される計時信号Divの発
生とタイマーカウンタからの出力信号TMの発生
に対する処理をメインプログラムで処理する場
合、プログラム中に必要に応じて実行される要因
指定命令SIC１のコードに於けるX0，X2X5，X7
は“０”とし、X1，X3，X4，X6は“１”とす
る。今、この要因指定命令SIC１が実行された場
合、第１図に於いて、割込み要因指定回路５のラ
ツチ回路１２，１４には“１”が記憶され、ラツ
チ回路１１，１３には“０”が記憶され、一方ホ
ールト解除要因指定回路６のラツチ回路２７，２
９には“１”が記憶され、ラツチ回路２８，３０
には“０”が記憶される。そして、ホールト命令
が実行されると、マイクロコンピユータは動作を
停止する。この状態に於いて、クロノグラフカウ
ンタから信号CCが出力されるとフリツプフロツ
プ２がセツトされ、その出力Ｑ“１”はANDゲー
ト８を介して割込み制御回路１７に印加される。
割込み制御回路１７は、ANDゲート８の出力が
“１”となることにより、スタート信号START、
割込み信号INT、及び、信号CCの要因に対応す
るプログラムアドレスを指定するアドレス信号
ADを出力する。これにより、マイクロコンピユ
ータは、動作を開始し、アドレス信号ADで指定
されたプログラムを実行し割込み処理を行う。更
に、割込み制御回路１７はANDゲート８の出力
によつて割込みを受付けたとき、リセツト信号
RESET１を出力してラツチ回路１２及びフリツ
プフロツプ２をリセツトする。また、信号PINが
入力された場合も前述と同様の動作により、信号
PINの要因に対応するプログラムアドレスが指定
され、そのプログラムを割込み処理で実行する。
一方、ホールト状態に於いて、計時信号Divが
発生すると、フリツプフロツプ１がセツトされ、
その“１”となつた出力Ｑは、ANDゲート２３，
ORゲート３１及びORゲート１８を介してスタ
ート信号STARTとして出力されるが、割込み制
御回路１７へは、ANDゲート７により遮断され
印加されない。従つて、この場合には、割込みは
かからず、マイクロコンピユータの動作が開始
し、メインのプログラムが先に進むのである。ま
た、タイマーカウンタの出力信号TMが発生した
場合も同様に動作し、メインプログラムが先に進
む。このとき、メインプログラムでは、先ず、動
作が開始した要因を調べる。即に、フリツプフロ
ツプ１，２，３，４の出力Ｑをデータバスに取込
み“１”となつているビツトを調べる。この結
果、メインプログラムはその要因を処理するため
のサブルーチンにジヤンプし、そのプログラムを
処理する。そして、サブルーチンの最初あるいは
最後に於いて、要因リセツト命令PLCを実行し、
動作を開始させた要因を解除する。即ち、動作を
開始させた要因が計時信号Divである場合には、
X0を“１”X1，X2，X3を“０”とした要因リセ
ツト命令PLCを実行し、フリツプフロツプ１を
リセツトする。
発生すると、フリツプフロツプ１がセツトされ、
その“１”となつた出力Ｑは、ANDゲート２３，
ORゲート３１及びORゲート１８を介してスタ
ート信号STARTとして出力されるが、割込み制
御回路１７へは、ANDゲート７により遮断され
印加されない。従つて、この場合には、割込みは
かからず、マイクロコンピユータの動作が開始
し、メインのプログラムが先に進むのである。ま
た、タイマーカウンタの出力信号TMが発生した
場合も同様に動作し、メインプログラムが先に進
む。このとき、メインプログラムでは、先ず、動
作が開始した要因を調べる。即に、フリツプフロ
ツプ１，２，３，４の出力Ｑをデータバスに取込
み“１”となつているビツトを調べる。この結
果、メインプログラムはその要因を処理するため
のサブルーチンにジヤンプし、そのプログラムを
処理する。そして、サブルーチンの最初あるいは
最後に於いて、要因リセツト命令PLCを実行し、
動作を開始させた要因を解除する。即ち、動作を
開始させた要因が計時信号Divである場合には、
X0を“１”X1，X2，X3を“０”とした要因リセ
ツト命令PLCを実行し、フリツプフロツプ１を
リセツトする。
尚、要因設定命令SIC２は、要因設定命令SIC
１で設定されたホールト解除要因指定回路６の指
定内要を変えずに、割込み要因指定回路５に要因
を指定する場合に用いられる。
１で設定されたホールト解除要因指定回路６の指
定内要を変えずに、割込み要因指定回路５に要因
を指定する場合に用いられる。
この様に、ホールトを解除する複数の要因があ
る場合、割込み要因指定回路５で、ホールトを解
除すると共に割込みをかける要因を指定でき、一
方、ホールト解除要因指定回路６で、ホールトを
解除するだけで、単にプログラムを先に進める要
因を指定できるのである。
る場合、割込み要因指定回路５で、ホールトを解
除すると共に割込みをかける要因を指定でき、一
方、ホールト解除要因指定回路６で、ホールトを
解除するだけで、単にプログラムを先に進める要
因を指定できるのである。
(ヘ) 発明の効果
上述の如く、本発明によれば、割込みの要因を
任意に選択できるため、割込み要因を数を減し
て、他の要因をメインプログラムで処理すること
が可能となるので、割込み処理プログラムが多重
にかさなることが少なくなり、プログラムも簡単
となる利点を有する。よつて、使い易い多機能な
マイクロコンピユータが得られるのである。
任意に選択できるため、割込み要因を数を減し
て、他の要因をメインプログラムで処理すること
が可能となるので、割込み処理プログラムが多重
にかさなることが少なくなり、プログラムも簡単
となる利点を有する。よつて、使い易い多機能な
マイクロコンピユータが得られるのである。
第１図は、本発明の実施例を示す回路図、第２
図は第１図で使用される命令コードを示す図であ
る。 主な図番の説明、１，２，３，４……フリツプ
フロツプ、５……割込み要因指定回路、６……ホ
ールト解除要因指定回路、１５……インストラク
シヨンバス、１７……割込み制御回路。
図は第１図で使用される命令コードを示す図であ
る。 主な図番の説明、１，２，３，４……フリツプ
フロツプ、５……割込み要因指定回路、６……ホ
ールト解除要因指定回路、１５……インストラク
シヨンバス、１７……割込み制御回路。
Claims (1)
- １ ホールト命令が実行されたときシステムクロ
ツクの発生を停止させ、動作の停止を行うホール
トモードを有するマイクロコンピユータに於い
て、前記ホールトモードを解除させるための複数
の要因と、該要因の各々に対応し、各要因の発生
を記憶するフリツプフロツプと、該フリツプフロ
ツプの各出力信号のうち、所定の命令によつて指
定された出力だけを選択する割り込み要因指定回
路と、該割込み要因指定回路で指定された要因の
発生に対して割込み信号、ホールト解除信号、及
び、発生した前記要因に対応するプログラムアド
レスを指定するアドレス情報を出力する割込み制
御回路と、所定の命令によつて指定され、該指定
された要因の発生を示す前記フリツプフロツプの
出力が印加されたときホールト解除信号を出力す
るホールト解除要因指定回路とを備え、前記複数
の要因の各々が、ホールトを解除して更に割込み
処理を行うのか、あるいは、ホールトを解除して
プログラムを先に進めるのか、をプログラムで選
択できることを特徴とするマイクロコンピユー
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58146208A JPS6037038A (ja) | 1983-08-09 | 1983-08-09 | マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58146208A JPS6037038A (ja) | 1983-08-09 | 1983-08-09 | マイクロコンピユ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6037038A JPS6037038A (ja) | 1985-02-26 |
| JPH0352094B2 true JPH0352094B2 (ja) | 1991-08-08 |
Family
ID=15402560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58146208A Granted JPS6037038A (ja) | 1983-08-09 | 1983-08-09 | マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6037038A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2748822B2 (ja) * | 1993-07-05 | 1998-05-13 | 日本電気株式会社 | 情報処理装置 |
-
1983
- 1983-08-09 JP JP58146208A patent/JPS6037038A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6037038A (ja) | 1985-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02165721A (ja) | パルス出力装置 | |
| JPH0352094B2 (ja) | ||
| US6560715B1 (en) | Sequencer of synchronous actions in a processor system, and integrated circuit including such sequencer | |
| JPH01246602A (ja) | プログラマブルコントローラ用特殊機能ユニット | |
| JP2738141B2 (ja) | シングルチップマイクロコンピュータ | |
| JPS6229819B2 (ja) | ||
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPS6242301B2 (ja) | ||
| JPS60124746A (ja) | デ−タ処理装置 | |
| JPH0340185A (ja) | ワンチップマイクロコンピュータ | |
| JP2508026B2 (ja) | タイマ制御方式 | |
| JPH1173371A (ja) | レジスタのプロテクト回路 | |
| JPS62205441A (ja) | マイクロコンピユ−タ | |
| JPH0683652A (ja) | マイクロコンピュ−タシステム | |
| JPS605982B2 (ja) | １チツプマイクロプロセツサのプログラムカウンタ設定方式 | |
| JPH0125033B2 (ja) | ||
| JPS6144328B2 (ja) | ||
| JPH05313889A (ja) | ディジタルシグナルプロセッサ | |
| JPS624729B2 (ja) | ||
| Rajaraman | A Microprocessor-Based Time Sequence Controller for Process Control Applications | |
| JPH06282353A (ja) | 時間短縮機能を有するタイマ装置 | |
| JPS6230452B2 (ja) | ||
| JPH01263740A (ja) | マイクロコンピュータ | |
| JPS60118920A (ja) | 計算機システムの低消費電力制御装置 | |
| JPS6055850B2 (ja) | マイクロプログラム制御装置 |