JPS6367647A - マイクロプロセツサ応用機器 - Google Patents
マイクロプロセツサ応用機器Info
- Publication number
- JPS6367647A JPS6367647A JP21244086A JP21244086A JPS6367647A JP S6367647 A JPS6367647 A JP S6367647A JP 21244086 A JP21244086 A JP 21244086A JP 21244086 A JP21244086 A JP 21244086A JP S6367647 A JPS6367647 A JP S6367647A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- diagnosis
- processing
- program
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 36
- 238000003745 diagnosis Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 241000282330 Procyon lotor Species 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 238000004092 self-diagnosis Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、マイクロプロセッサ応用機器に関するちので
あり、詳しくは機器の自己診断に関するものである。
あり、詳しくは機器の自己診断に関するものである。
[従来の技術]
従来から、マイクロプロセッサ応用機器では診断処理を
実行するための診断プログラムを機器本来の処理を実行
するための本来処理プログラムの一部にf1加しておき
、処理要求が加えられる毎にソフトウェア処理により本
来処理要求か診断処理要求かを判断して要求されている
所定の処理を実行することが行われている。
実行するための診断プログラムを機器本来の処理を実行
するための本来処理プログラムの一部にf1加しておき
、処理要求が加えられる毎にソフトウェア処理により本
来処理要求か診断処理要求かを判断して要求されている
所定の処理を実行することが行われている。
[発明が解決しようとする問題点]
しかし、このような従来の構成によれば、処理要求が加
えられる毎に本来処理プログラムを実行して処理要求の
内容を判断しなければならず、ソフトウェアの負担が大
きくなり、実行速度が低下するという欠点がある。
えられる毎に本来処理プログラムを実行して処理要求の
内容を判断しなければならず、ソフトウェアの負担が大
きくなり、実行速度が低下するという欠点がある。
本発明は、このような点に着目してなされたものであり
、その目的は、本来処理プログラムが格納されるメモリ
と診断処理プログラムが格納されるメモリとを個別に設
けることによって処理実行に伴うソフトウェアの負担を
軽減し、処理速度の高速化を図ることができるマイクロ
プロセッサ応用機器を提供することにある。
、その目的は、本来処理プログラムが格納されるメモリ
と診断処理プログラムが格納されるメモリとを個別に設
けることによって処理実行に伴うソフトウェアの負担を
軽減し、処理速度の高速化を図ることができるマイクロ
プロセッサ応用機器を提供することにある。
[問題点を解決するための手Q]
このような目的を達成する本発明は、1器本来の処理を
実行するための本来処理プログラムが格納された第1の
メモリと、診断処理を実行するための診断プログラムが
格納された第2のメモリと、診1fFi要求信号に従っ
て所定゛のメモリを選択するメモリ選択回路を設けたこ
と特徴とげる。
実行するための本来処理プログラムが格納された第1の
メモリと、診断処理を実行するための診断プログラムが
格納された第2のメモリと、診1fFi要求信号に従っ
て所定゛のメモリを選択するメモリ選択回路を設けたこ
と特徴とげる。
[実施例]
以下、図面を用いて本発明の実施例を詳細に説明する。
第1図は、本発明の一実施例を示すブロック図である。
第1図において、1はマイクロプロセッサである。2は
機器本来の処理を実行するための本来処理プログラムが
格納されたり一ドオンリメモリ(ROM)よりなる第1
のメモリ、3は診断処理を実行するための診断プログラ
ムが格納されたROMよりなる第2のメモリであり、こ
れらメモリ2.3はデータバスDBに接続されている。
機器本来の処理を実行するための本来処理プログラムが
格納されたり一ドオンリメモリ(ROM)よりなる第1
のメモリ、3は診断処理を実行するための診断プログラ
ムが格納されたROMよりなる第2のメモリであり、こ
れらメモリ2.3はデータバスDBに接続されている。
4は診断要求信号に従って第2のメモリ3を選択するメ
モリ選択回路であり、フリップフロップ5とアドレスデ
コーダ6とで構成された例を示している。7は診断要求
信号線であり、マイクロプロセッサ1の割込み端子に接
続されるとともにフリップフロップ5のセット端子に接
続されている。
モリ選択回路であり、フリップフロップ5とアドレスデ
コーダ6とで構成された例を示している。7は診断要求
信号線であり、マイクロプロセッサ1の割込み端子に接
続されるとともにフリップフロップ5のセット端子に接
続されている。
8はデータバスDBから分岐された診断終了信号線であ
り、マイクロプロセッサ1の割込み端子に接続されると
ともに7リツプフロツプ5のリセット端子に接続されて
いる。9はランダムアクセスメモリ(RAM) 、10
は周辺回路であり、これらRAM9および周辺回路10
もデータバスDBに接続されている。
り、マイクロプロセッサ1の割込み端子に接続されると
ともに7リツプフロツプ5のリセット端子に接続されて
いる。9はランダムアクセスメモリ(RAM) 、10
は周辺回路であり、これらRAM9および周辺回路10
もデータバスDBに接続されている。
このように構成された装置の動作について説明する。
まず、本来処理実行時には、フリップフロップ5はアド
レスデコーダ6に第1のメモリ2を選択する信号を与え
る。この状態でアドレスデコーダ6により指定されるメ
モリマツプは、例えば第2図(a)に示ずように診断プ
ログラムが実行される領域を含まないものである。従っ
て、装置は、診断プログラムを持たないシステムとして
高速で動作することになる。。
レスデコーダ6に第1のメモリ2を選択する信号を与え
る。この状態でアドレスデコーダ6により指定されるメ
モリマツプは、例えば第2図(a)に示ずように診断プ
ログラムが実行される領域を含まないものである。従っ
て、装置は、診断プログラムを持たないシステムとして
高速で動作することになる。。
これに対し、フリップ70ツブ5のセット端子SETに
診断要求信号が加えられると、ノリツブフロップ5はア
ドレスデコーダ6に第2のメモリ3を選択する信号を与
える。この状態でアドレスデコーダ6により指定される
メモリマツプは、例えば第2図(b)に示すように診断
プログラムが実行される領域を含むものになる。また、
このとき、マイクロプロセッサ1には、診断開始のため
の割込み信号が与えられる。これにより、マイクロプロ
セッサ5は第2のメモリ3に格納されている診断プログ
ラムを実行する。そして、一連の診断が終了すると、マ
イクロプロセッサ1は診断終了信号をフリップフロップ
5のリセット端子RESETに加えるとともに割込み端
子に割込み信号として加え、本来処理動作に復帰する。
診断要求信号が加えられると、ノリツブフロップ5はア
ドレスデコーダ6に第2のメモリ3を選択する信号を与
える。この状態でアドレスデコーダ6により指定される
メモリマツプは、例えば第2図(b)に示すように診断
プログラムが実行される領域を含むものになる。また、
このとき、マイクロプロセッサ1には、診断開始のため
の割込み信号が与えられる。これにより、マイクロプロ
セッサ5は第2のメモリ3に格納されている診断プログ
ラムを実行する。そして、一連の診断が終了すると、マ
イクロプロセッサ1は診断終了信号をフリップフロップ
5のリセット端子RESETに加えるとともに割込み端
子に割込み信号として加え、本来処理動作に復帰する。
このように構成することにより、診断要求時にのみ診断
プログラムがアドレス空間に現れることになり、本来処
理実行時にJ3けるソフトウェアの負担を軽減すること
ができ、処理速度を高めることができる。
プログラムがアドレス空間に現れることになり、本来処
理実行時にJ3けるソフトウェアの負担を軽減すること
ができ、処理速度を高めることができる。
なお、上記実施例では、メモリ選択回路をフリップフロ
ップとアドレスデコーダとで構成する例を示したが、こ
れに限るものではなく、実質的に同様な機能を有するも
のであればよい。
ップとアドレスデコーダとで構成する例を示したが、こ
れに限るものではなく、実質的に同様な機能を有するも
のであればよい。
〔発明の効果]
以上説明したように、本発明によれば、本来処理プログ
ラムが格納されるメモリと診断処理プログラムが格納さ
れるメモリとを個別に設けることによって処理実行時の
ソフトウェアの負担を軽減できるとともに処理速度の高
速化を図ることができるマイクロプロセッサ応用機器が
実現でき、実用上の効果は大ぎい。
ラムが格納されるメモリと診断処理プログラムが格納さ
れるメモリとを個別に設けることによって処理実行時の
ソフトウェアの負担を軽減できるとともに処理速度の高
速化を図ることができるマイクロプロセッサ応用機器が
実現でき、実用上の効果は大ぎい。
第1図は本発明の一実施例を示ずブロック図、第2図は
本発明の詳細な説明するためのメモリマツプの説明図で
ある。 1・・・マイクロプロセッサ、2・・・第1のメモリ(
本来処理プログラム)、3・・・第2のメモリ(診断プ
ログラム)、4・・−メモリ選択回路、5・・・フリッ
プフロップ、6・・・アドレスデコーダ、7・・・診断
要求信号線、8・・・診断終了信号線、9・・・ランダ
ムアクセスメモリ(RAM)、10・・・周辺回路。 第1図 第2図 ((L〕
(1))4米も狸村 5全釘β子 メ巴リ メtリ バンク バ°ング / Z
本発明の詳細な説明するためのメモリマツプの説明図で
ある。 1・・・マイクロプロセッサ、2・・・第1のメモリ(
本来処理プログラム)、3・・・第2のメモリ(診断プ
ログラム)、4・・−メモリ選択回路、5・・・フリッ
プフロップ、6・・・アドレスデコーダ、7・・・診断
要求信号線、8・・・診断終了信号線、9・・・ランダ
ムアクセスメモリ(RAM)、10・・・周辺回路。 第1図 第2図 ((L〕
(1))4米も狸村 5全釘β子 メ巴リ メtリ バンク バ°ング / Z
Claims (1)
- 機器本来の処理を実行するための本来処理プログラムが
格納された第1のメモリと、診断処理を実行するための
診断プログラムが格納された第2のメモリと、診断要求
信号に従つて第2のメモリを選択するメモリ選択回路を
設けたこと特徴とするマイクロプロセッサ応用機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21244086A JPS6367647A (ja) | 1986-09-09 | 1986-09-09 | マイクロプロセツサ応用機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21244086A JPS6367647A (ja) | 1986-09-09 | 1986-09-09 | マイクロプロセツサ応用機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6367647A true JPS6367647A (ja) | 1988-03-26 |
Family
ID=16622642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21244086A Pending JPS6367647A (ja) | 1986-09-09 | 1986-09-09 | マイクロプロセツサ応用機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6367647A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02115947A (ja) * | 1988-10-25 | 1990-04-27 | Nec Corp | 情報処理装置 |
US6125456A (en) * | 1996-08-28 | 2000-09-26 | Nec Corporation | Microcomputer with self-diagnostic unit |
US6336158B1 (en) * | 1998-10-30 | 2002-01-01 | Intel Corporation | Memory based I/O decode arrangement, and system and method using the same |
-
1986
- 1986-09-09 JP JP21244086A patent/JPS6367647A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02115947A (ja) * | 1988-10-25 | 1990-04-27 | Nec Corp | 情報処理装置 |
US6125456A (en) * | 1996-08-28 | 2000-09-26 | Nec Corporation | Microcomputer with self-diagnostic unit |
US6336158B1 (en) * | 1998-10-30 | 2002-01-01 | Intel Corporation | Memory based I/O decode arrangement, and system and method using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4095268A (en) | System for stopping and restarting the operation of a data processor | |
JPS6367647A (ja) | マイクロプロセツサ応用機器 | |
JPH01255035A (ja) | プロセサ | |
JPS6223896B2 (ja) | ||
JPH04280334A (ja) | ワンチップマイクロコンピュータ | |
JPH082727Y2 (ja) | プログラマブルシ−ケンサ | |
JPH0473167B2 (ja) | ||
JPS63120340A (ja) | デ−タ処理装置 | |
JPH0418043Y2 (ja) | ||
JPH04230533A (ja) | 割込制御回路 | |
JPS61151746A (ja) | デ−タエラ−の処理方法 | |
JPS5849903B2 (ja) | 計算機並列接続システム | |
JPH0129637Y2 (ja) | ||
JPS6159564A (ja) | 半導体集積回路 | |
JPH06282664A (ja) | ワンチップマイクロコンピュータ | |
JPS598060A (ja) | マイクロ・プロセツサ | |
JPH06110828A (ja) | メモリ制御装置 | |
JPS6120139A (ja) | 割込み制御方式 | |
JPH04330549A (ja) | 制御装置 | |
JPS6398034A (ja) | シヤド−メモリ方式 | |
JPH0760401B2 (ja) | 評価用シングルチップマイクロコンピュータ | |
JPS62243038A (ja) | プログラムの評価装置 | |
JPH01184569A (ja) | データ伝送装置 | |
JPH06214805A (ja) | マイクロコンピュータ | |
JPH03113543A (ja) | Cpu装置 |