JPS62243038A - プログラムの評価装置 - Google Patents

プログラムの評価装置

Info

Publication number
JPS62243038A
JPS62243038A JP61087407A JP8740786A JPS62243038A JP S62243038 A JPS62243038 A JP S62243038A JP 61087407 A JP61087407 A JP 61087407A JP 8740786 A JP8740786 A JP 8740786A JP S62243038 A JPS62243038 A JP S62243038A
Authority
JP
Japan
Prior art keywords
program
memory
microcomputer
evaluation
address space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61087407A
Other languages
English (en)
Inventor
Haruhisa Kashiwagi
柏木 治久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61087407A priority Critical patent/JPS62243038A/ja
Publication of JPS62243038A publication Critical patent/JPS62243038A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はプログラムの評価装置、特に、メモリマップト
Iloを内蔵するマイクロコンピュータ(以下マイコン
と記す)を使用したマイコン用プログラムを評価するプ
ログラムの評価装置に関する。
(従来の技術) 近年における半導体集積技術の顕著な進展によシ、マイ
コンに組み組まれる機能は複雑・高度化の度合を強めて
きておシ、この結果、マイコンの世界においてもプログ
ラムの品質が問題視されるようになってきている。
従来のこの種のプログラムの評価装置は、記憶場所とし
てアドレス付けされたフリップ70ツブ。
カクンタ、タイマ等のI/Oデバイスであるメモリマッ
プトI/Oを内蔵する評価用マイコンと、評価装置全体
の制御を行うスーパーバイザコンピュータと、スーパー
バイザコンピュータに接続さレタワークステーシ冒ンと
、スーパーバイザコンピュータおよび評価用マイコンに
共用され評価用プログラムを格納するだめのプログラム
エリアおよびデータを読み書きするだめのデータエリア
を有する制御メモリと、制御メモリのアドレス空間を含
むアドレス空間を有しかつ評価用マイコンによってアク
セスされデータエリアを介して被評価プログラムが格納
される代替メモリと、スーパーバイザコンピュータから
の割込有無(評価用プログラム動作モードか否か)に応
答する評価用マイコンからの指示によp制御メモリおよ
び代替メモリまたは代替メモリを評価用マイコンに接続
するように切替動作を行うバンクスイッチとを備えてい
る。
評価用マイコンはスーパーバイザコンピュータから割込
があると、制御メモリに格納されている評価用グログラ
ムを実行して代替メモリに被評価プログラムを書き込み
、誉込み終了後に割込の屏除を待って被・評価プログラ
ムを実行し、その後に、再び割込を受は付けると評価プ
ログラムを実行して被評価プログラムの実行結果を評価
情報としてスーパバイザコンピュータに受は渡すように
動作し、また、この動作に沿うようにバンクスイッチを
切勺替える。
(発明が解決しようとする問題点) このような従来構成においては、評価用プログラムと被
評価プログラムが同一のアドレス空間に属するメモリに
ロードされるため、評価用プログラムで被評価プログラ
ムを読み出したり曹き込んだシする場合に、双方のプロ
グ2ム格納エリアのアドレスがX畳すると不具合になる
ので、評価用プログラムのうちに、上記重畳を監視し、
重畳することがわかると評価用マイコンは当該アドレス
の最上位ビットとして論理“1”を付加して仮想的なア
ドレスを生成し1代替メモリをアクセスできるようにす
るための制御ルーチンを設ける必要があシ、元来は小規
模であるべき評価用プログラムの規模が大きくなるとい
う第1の問題点がある。
また、バンクスイッチは評価用マイコンに接続すべき相
手として制御メモリおよび代替メモリと代替メモリとを
切り替える必要がおるか、評価用マイコンの外部インタ
フェース信号数の制約上から評価用マイコンの外部に設
けることになるために、評価装置のハードウェア量が多
くなるという第2の問題点がある。
(問題点を解決するための手段) 本発明の装置は、メモリマップトIloを内蔵するマイ
クロコンピュータを使用したプログラムの評価装置にお
いて、 評価装置全体の制御を行うスーパーパイプコンピュータ
と、スーパーバイザコンピュータおよびマイクロコンピ
ュータに共用され評価用プログラムを格納するためのプ
ログラムエリアおよびデータを読み書きするためのデー
タエリアを有する制御メモリと、マイクロコンピュータ
によってアクセスされデータエリアを介して被評価プロ
グラムが格納される代替メモリとを偏見、メモリマップ
ト■/O用にリザーブされたアドレス空間の一部をデー
タエリア用に充当しこのアドレス空間を制御メモリのア
ドレス空間と同一化しておき、マイクロコンピュータが
アドレス空間をアクセスするときにはそのときの動作モ
ードとアクセスアドレスとに応答してメモリマップトI
/Oまたは制御メモリのうちのいずれかを切替接続する
バンクスイッチをマイクロコンピュータ内部に設けて、 プログラムエリアに対するアドレス空間が代替メモリに
対するアドレス空間と重畳しないようにしたことを特徴
とする。
次に本発明の実施例について図面を参照して詳細に説明
する。
第1図は本発明の一来施例を示すブロック図でめ9、評
価用マイコン1と、スーパーバイザマイコン2と、プロ
グラムエリア31およびデータエリア32からなる制御
メモリ3と、代替メモリ4と、ワークステーション5と
、ワークメモリ6とから構成される。制御メモ93は評
価用マイコンlとスーパバイザマイコン2とに切替共用
され、その制御のためにセマフォ(腕木信号)用として
所定のエリアを提供している。また、第2図は第1図に
示した評価用マイコン1の詳MUを示すプロ、り図でめ
9、中央処理装置(以下CPUと記す)11と、バンク
スイッチ12と、メモリマップトl/O13と、外部イ
ンタフェース回路14とを有している。
メモリマップトl/O13は、記憶場所としてアドレス
付けされたフリップ70ツブ、カウンタ。
タイマ等のI/Oデバイスであるが、マイコンには、メ
モリマッグトI/O用としてリザーブされた記憶場所が
使用されないまま放置されていることが往々にしてあり
、第1図に示したデータエリア32のアドレスは、この
ような未使用記憶場所のアドレスが割り付けられる。し
たがって、メモリマップト1/O13とデータエリア3
2とは同一のアドレス空間に属し、また、メモリマップ
トI/(JI3のアドレス空間と制御メモリ3のアドレ
ス空間とは切替使用される。
バンクスイッチ12は、CPU11が上記アドレス空間
をアクセスするときに、CPUI 1からの評価用プロ
グラムを実行中であることを示すステータス信号/O1
およびプログラムフェッチ信号/O2に応答して、CP
UIIと、メモリマップトI/(J 13または外部イ
ンタフェース回踏14とを切り賛え接続する。この結果
により、CPU11はメモリマップトl/O13−にア
クセスしたり、外部インタフェース回路14を介して制
御メモリ3または代替メモリ4t−アクセスしたりする
ことができる。
次に本実JM例の動作について説明する。
マイコンのユーザサイドで作成したプログツム(ユーザ
プログラム)を評価する場合に不評価装置が使用される
。ユーザは、先ず、評価装置のパワーをオンすると、ス
ーパーバイザマイコン2が、ワークメモリ6中のプログ
ラムに基づいて作動するようになり、スーパバイザマイ
コン2は割込信号200を評価用マイコン1に出力する
。この結果、評価用マイコン1はステータス信号/O1
とプログラム7エ、子信号/O2とを論理111にし、
バンクスイッチ12は外部インタフェース回路14を選
択する。
次に、スーパバイザマイコン2によって制御されるワー
クステーション5からユーザが所定の指示を行うと、ス
ーパバイザマイコン2は、ワークメモリ6に予め格納さ
れている。ニーv/Oグラムを誉き込むための評価用プ
ログラムをツーログラムエリア31に書き込む。この誓
込終了後に、ユーザかワークスデージョン5からユーザ
プログラムtナータエリア32に★き込むと、スーパバ
イザマイコン2は評価用マイコン1に/O1」御メモリ
3へのアクセス権ヲ杖すためにセマフォ変数を論理t□
tから111にする。
評価用マイコン1は、プログラムエリア31から評11
iIl用プログラムを読み込みこのプログラムを実何す
るようになる。先ず、CPUIIは外部インタフェース
回路14分介してプログラムエリア31から評価用プロ
グラムを読み込み、次にプログラム7エツチ信号/O2
t”a理/O1に切9替える。この場合には評1−用プ
ログラムはデータエリア32に%き込まれているユーザ
プログラム?代替メモリ4に書き込むことと指示するの
で、バンクスイッチ12はデータエリア32を指定する
アドレスに応答して外部インタフェース回路14分選定
した′よ′まである。このようにして、データエリア3
2から代替メモリ4にユーザプログラムが誓さ込゛まれ
るが、この間は、前述のように、セマフォ変数が論理l
II′″′Cあるため、スーパーイザマイコン2は、t
+l」御メモリ3tアクセスできない。
計1曲用マイコンlは、データエリア32中のユーザプ
ログラムをすべて代替メモリ4に曹さ込み較えるとセマ
フォ変数を@理/O1にし、再びユーザが評価用プログ
ラムを誓き込めるようにするので、前述と同様にして、
ユーザはユーザプログラムtデータエリア32に誉き込
み、評価用マイコン1はこのユーザプログラムを代替メ
モリ4に蕾き込む。このような処理を必要な回数だけ繰
り返してユーザプログラム全体を代替メモリ4に畜き込
み終えると、次にはスーパバイザマイコンは、ユーザプ
ログラムの実行結果としての内部情報を外部へ出力する
だめの評価用プログラムをワークメモリ6からプログラ
ムエリア31に書き込み、その後に割込信号200を解
除しセマフォ信号を論理allとする。
この結果によシ、評価用マイコン1は代替メモリ4に畜
き込まれているユーザプログラムを実行するようになる
。0P(Jllはバンクスイッチ12はバイパスし、外
部インタフェース回路14を介して代替メモリ14から
ユーザプログラムを遂次、に読み込み実行する。この場
合に、バンクスイッチ12はメモリマップトIloを選
択しており、CPUI 1がユーザプログラム実行過程
においてメモリマップトI/Oをアクセスできるように
なっている。
ニーサブログラムの要所には予めブレークポイントが設
定されており、プログラムステップがこのブレークポイ
ントに到ったことが検知されると、評価用マイコン1に
割込信号200が入力する。
この結果により、評価用マイコン1はプログラムエリア
31に誉き込まれている評価用プログラムを実行するよ
うになる。
CPUI 1はステータス信号/O1プログラム7エツ
テ信号/O2とを論理°11にしてバンクスイッチ12
により外部インタフェース回路14を選択し、プログラ
ムエリア31から評価用プログラムを読み込んでこれを
実行する。このときの評価用プログラムはユーザプログ
ラムの実行結果としての内部情報を外部へ出力するだめ
のものであシ、内部情報がCPUIIに存在するとぎは
外部インタフェース回路を、また、内部情報がメモリマ
ップトl/O13と外部インタフェース回路14とを切
替接続して、それぞれの内部情報をデータエリア32へ
読み出し、セマフォ信号を論理/O1とする。スーパバ
イザマイコン2はデータエリア32に耽み出されてきた
内部情報をワークステーション5に出力し、ユーザはこ
れを見てニーサブログラムの評1曲結果を知ることがで
きる。
(発明の効果) 本発明によれば、以上に説明したように、メモリマップ
ト■/O用にリザーブされたアドレス空間の一部を制御
メ七り中のデータエリア用に元画しかつこのアドレスを
間を制御メモリのアドレス空間と同一化しておき、評価
用マイコンが上記アドレス全n1Ikアクセスするとき
にはそのときの動作モードとアクセスアドレスとに応答
して、メモリマップトIloまたは制御メモリのうちの
いずれかを切替接続するバンクスイッチを設けることに
よって、制御メモリ中のプログラムエリアに対するアド
レス空間と、被評価プログラムを格納するための代替メ
モリに対するアドレス壁間との1童を同意することがで
きるようになるため、従来のように、評価用プログラム
中に特別な制御ルーチンを設ける必要がなくなる。また
、バンクスイッチの切替対尿は、上記のように、評価用
マイコンの内外2者となるため、バンクスイッチを評価
用マイコン内に設けることが可能となり、ハードウェア
に’t P31j減できるようになる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すプロ、り図であり、第
2図は本実施例の詳細ブロック図である。 l・・・・・・評価用マイクロコンピュータ、2・・・
・・・スーパバイザマイクロコンピュータ、3・・・・
・・制御メモリ、4・・・・・・代替メモリ、5・・・
・・・ワークステーション、6・・・・・・ワークメモ
リ、11・・・・・・中央処理表置、12・・・・・・
バンクスイッチ、13・・・・・・メモリマップトI/
O.14・・・・・・外部インタフェース回路、31・
・・・・・プログラムエリア、32・・・・・・データ
エリア、/O0・・・・・・評価用マイクロコンピュー
タのアドレス及びデータバス、200・・・・・・割込
信号、/O1・・・・・・ステータス信号、/O2・・
・・・・プログラムフェッチ信号。

Claims (1)

    【特許請求の範囲】
  1. メモリマップトI/Oを内蔵するマイクロコンピュータ
    を使用したプログラムの評価装置において、該評価装置
    全体の制御を行うスーパーバイザコンピュータと、該ス
    ーパーバイザコンピュータおよび前記マイクロコンピュ
    ータに共用され評価用プログラムを格納するためのプロ
    グラムエリアおよびデータを読み書きするためのデータ
    エリアを有する制御メモリと、前記マイクロコンピュー
    タによってアクセスされ前記データエリアを介して被評
    価プログラムが格納される代替メモリとを備え、前記メ
    モリマップトI/O用にリザーブされたアドレス空間の
    一部を前記データエリア用に充当し前記アドレス空間を
    前記制御メモリのアドレス空間と同一化しておき、前記
    マイクロコンピュータが前記アドレス空間をアクセスす
    るときにはそのときの動作モードとアクセスアドレスと
    に応答して前記メモリマップトI/Oまたは前記制御メ
    モリのうちのいずれかを切替接続するバンクスイッチを
    前記マイクロコンピュータ内部に設けて、前記プログラ
    ムエリアに対するアドレス空間が前記代替メモリに対す
    るアドレス空間と重畳しないようにしたことを特徴とす
    るプログラムの評価装置。
JP61087407A 1986-04-15 1986-04-15 プログラムの評価装置 Pending JPS62243038A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61087407A JPS62243038A (ja) 1986-04-15 1986-04-15 プログラムの評価装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61087407A JPS62243038A (ja) 1986-04-15 1986-04-15 プログラムの評価装置

Publications (1)

Publication Number Publication Date
JPS62243038A true JPS62243038A (ja) 1987-10-23

Family

ID=13914020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61087407A Pending JPS62243038A (ja) 1986-04-15 1986-04-15 プログラムの評価装置

Country Status (1)

Country Link
JP (1) JPS62243038A (ja)

Similar Documents

Publication Publication Date Title
KR960001273B1 (ko) 단일칩 마이크로컴퓨터
JPH0679290B2 (ja) コンピュ−タ装置
JPH011039A (ja) インサーキット・エミュレータ
JPH02133834A (ja) インサートキットエミュレータ
US4667285A (en) Microcomputer unit
JPS6319058A (ja) メモリ装置
JPS62243038A (ja) プログラムの評価装置
JPH1040130A (ja) マイクロコンピュータ
JP3088285B2 (ja) インサーキットエミュレータ
JPH04280334A (ja) ワンチップマイクロコンピュータ
JP2581080B2 (ja) デバック用マイクロプロセッサ
JP2876909B2 (ja) 割込みエミュレータ
JPS5914060A (ja) メモリバンク切換回路
JP4421148B2 (ja) デバッグシステム
JPS58146083A (ja) デ−タ記憶装置
JPH03214275A (ja) 半導体集積回路
JPH09325935A (ja) バス切り換え回路
JPH06103471B2 (ja) プログラムの評価装置
JPS62239243A (ja) プログラムの評価装置
JPS5935240A (ja) エミユレ−シヨン装置
JPH0315948A (ja) アドレスバス試験方式
JPS62221062A (ja) シングルチツプマイクロコンピユ−タ
JPH04242453A (ja) 記憶装置の切替制御装置
JPS62271028A (ja) マイクロプロセツサ
JPS63317857A (ja) メモリアクセス回路