JPS6126091B2 - - Google Patents

Info

Publication number
JPS6126091B2
JPS6126091B2 JP1424478A JP1424478A JPS6126091B2 JP S6126091 B2 JPS6126091 B2 JP S6126091B2 JP 1424478 A JP1424478 A JP 1424478A JP 1424478 A JP1424478 A JP 1424478A JP S6126091 B2 JPS6126091 B2 JP S6126091B2
Authority
JP
Japan
Prior art keywords
mode
flop
privilege
instruction
flag flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1424478A
Other languages
English (en)
Other versions
JPS54107234A (en
Inventor
Sada Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP1424478A priority Critical patent/JPS54107234A/ja
Publication of JPS54107234A publication Critical patent/JPS54107234A/ja
Publication of JPS6126091B2 publication Critical patent/JPS6126091B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は情報処理装置に関し、特に割出しによ
らずにスレーブモードから特権モードに移行する
ようにした情報処理装置に関する。
一般に演算処理装置には、演算処理装置が有す
るすべての命令を実行可能とする特権モード(あ
るいはスーパバイザモードと称する)と、一部の
命令の実行が制限されるスレーブモード(あるい
はユーザモードと称する)の少なくとも二つの動
作モードがある。いわゆるオペレテイングシステ
ムと呼ばれる演算処理装置の制御プログラムは、
特権モードで動作し、資源の管理、入出力の処
理、ジヨブのスケジユーリングなどを行う。ま
た、通常のユーザプログラムは、スレーブモード
で動作し、このユーザプログラムは情報処理装置
の資源の制限を自由に行うことはできず、さらに
主記憶のユーザプログラムに割当てられている領
域しかアクセスできないようにハードウエア上制
限されている。
このような演算処理装置においては、ユーザプ
ログラムは、上記のようにその動作に制限が加え
られているので、オペーレーテイングシステムに
対して、特別な処理な要求を必要とする場合が出
てくる。このように、オペーレーテイングシステ
ムに対して、処理を要求する場合は、スレーブモ
ードから特権モードへの動作モードの移行が必要
となる。このスレーブモードから特権モードへの
移行は、通常は演算処理装置の外部で発生する事
象の検出に基づいて起動させる割込みあるいは演
算処理装置の内部で発生する事象の発生に基づい
て起動させる割出しによつて行われる。
一般にユーザプログラムがオペレーテイングシ
ステムに処理を要求する場合は、スーパバイザコ
ール命令あるいはモニタコール命令と呼ばれる命
令を実行することにより行われる。このようなス
ーパバイザコール命令あるいはモニタコール命令
の実行は、演算処理装置内部では内部で発生した
事象すなわち割出しとして認識される。このよう
な割出しが発生すると、レジスタあるいは主記憶
の固定番地に格納されている番地で示される命令
すなわち割出し処理プログラムに制御が移り、こ
れと同時に特権モードに動作モードが移行する。
このようにして動作モードが移行した後に前記割
出し処理プログラムは、割出し時の状態を主記憶
などに退避してから、割出しの原因を調べてその
割出し原因に基づいて適当な処理プログラムを呼
出して実行する。この場合に、割出し原因がユー
ザプログラムからの処理要求であれば、その処理
要求に対応したオペレーテイングシステムのプロ
グラムが実行される。このようにユーザプログラ
ムの要求処理が終了すると、先に割出し時に退避
した演算処理装置の状態を元に戻してユーザプロ
グラムの指定された命令に制御を移す。このとき
は、スーパバイザコール命令あるいはモニタコー
ル命令と逆の機能を持つ復帰命令を実行する。こ
の命令の実行により動作モードは特権モードから
スレーブモードに移行する。
このようにして、オペレーテイングシステムに
対するユーザプログラムからの処理要求が処理さ
れるが、従来のシステムではユーザプログラムで
のスーパバイザコール命令あるいはあるいはモニ
タコール命令の実行により割出しが発生し、その
割出しの原因を調べて、ユーザプログラムの処理
要求内容を解読し、適当な処理プログラムを起動
するまでの処理にオーバヘツドを必要としてい
た。
本発明の目的は、上記従来の問題を解決するた
めに割出しによらずにスレーブモードから特権モ
ードへ移行するようにした情報処理装置を提供す
ることにある。
本発明は、すべての命令の実行が許される特権
モードと一部の命令の実行が制限されるスレーブ
モードの二つの動作モードを有する情報処理装置
において、前記動作モードを示す特権フラグがオ
ンである特権モードにあるときのみ特権制御フラ
グをオンまたはオフにセツトせしめる手段と、前
記特権フラグがオフであるスレーブモードの場合
には前記特権制御フラグがオンであれば該特権フ
ラグをオンにセツトせしめる手段とを有している
ことを特徴とする情報処理装置を提供することに
ある。
次に本発明の実施例について図面を参照して説
明する。
図面は回路図を示し、図面において、主記憶か
らの命令取出し、命令の実行および実行結果の格
納などを行う命令実行部1は、信号線L1により
アンドゲート2および信号線L2によりオアゲー
ト3に接続されていて、前記アンドゲート2の出
力端は前記オアゲート3の入力端に接続されてい
る。このオアゲート3の出力端は、装置の動作モ
ードを示す特権フラグフリツプフロツプ4に接続
されている。この特権フラグフリツプフロツプ4
は、インバータ5を介して前記アンドゲート2の
入力端に接続しているとともに信号線L3により
前記命令実行部1に接続されている。
前記信号線L1は、特権フラグフリツプフロツ
プ4のセツトを要求する機能を有している信号の
信号線で、また前記信号線L2,L3は、前記特権
フラグフリツプフロツプ4のセツトおよびリセツ
トをそれぞれ要求する機能を有し命令実行部1か
らの信号の信号線である。また前記命令実行部1
は、信号線L4によりアンドゲート6および信号
線L5Eによりアンドゲート7に接続されていて、
これらのアンドゲート6,7の一方は前記命令実
行部1および前記特権フラグフリツプフロツプ4
に接続されている。さらに前記アンドゲート6,
7は、前記特権フラグフリツプフロツプ4のセツ
トを制御する特権制御フラグフリツプフロツプ8
に接続され、この特権制御フラグフリツプフロツ
プ8は前記命令実行部1および信号線L7により
前記アンドゲート2に接続されている。この場合
前記信号線L4は、前記特権制御フラグフリツプ
フロツプ8のリセツトを要求する機能を有してい
る信号の信号線、前記信号線L5は、前記特権制
御フラグフリツプフロツプ8のセツトを要求する
機能を有している信号の信号線、前記信号線L6
は、前記特権フラグフリツプフロツプ4の出力で
動作モードを示す機能を有する信号の信号線、前
記信号線L7は、前記特権制御フラグフリツプフ
ロツプ8の出力で該特権制御フラグフリツプフロ
ツプ8の状態を示す機能を有する信号の信号線で
ある。
上記構成の本発明に係る情報処理装置において
は、装置の動作モードを示す特権フラグフリツプ
フロツプ4がオンにあるときは、演算処理装置は
特権モードにあり、演算処理装置が有するすべて
の命令を実行可能であり、主記憶、周辺装置など
のいかなる資源へも自由にアクセスすることがで
きる。また、特権フラグフリツプフロツプ4がオ
フにあるときは、演算処理装置は、スレーブモー
ドにあり、演算処理装置が有する一部の命令(以
下「特権命令」と称する)を実行することはでき
ず、主記憶もこのスレーブモードにあるプログラ
ムに割付けられている一部の領域しかアクセスで
きず(通常はベースとバウントレジスタあるいは
ページテーブルなどで割付けられている)、また
入出力命令も実行できない。このようなことは、
スレーブモードにあるプログラムの動作に制限を
加えることによつて、情報の漏洩,破壊を防ぐと
いう機密保護を第1の目的としているのである。
このとき、スレーブモードで動作するユーザプロ
グラムが自由に前記特権フラグフリツプフロツプ
4をオンにすることを可能ならしめるとすると、
たとえばユーザプログラムが特権命令を実行しよ
うとした場合、単に特権フラグフリツプフロツプ
4をオンにして、特権モードに移行して特権命令
を実行することが可能となる。しかし、このよう
な事態が発生すると、スレーブモードの実行を制
限することによつて可能となつていた機密保護が
全く無意味になる。このような事態を避けるため
に特権制御フラグフリツプフロツプ8を設けて、
この特権制御フラグフリツプフロツプ8のオン・
オフは特権フラグフリツプフロツプ4がオンのと
きすなわち特権モードでのみ可能とする。このよ
うに特権制御フラグフリツプフロツプ8をセツト
する命令を新たに設けて、この命令は特権命令と
する。次にユーザプログラムがスレーブモードか
ら特権モードへ移行する命令を実行したときに
は、演算処理装置は特権制御フラグフリツプフロ
ツプ8を調べこの特権制御フラグフリツプフロツ
プ8がオンであれば特権フラグフリツプフロツプ
4をオンにセツトする。このとき、特権制御フラ
グフリツプフロツプ8がオフであれば、不正実行
として割出しを発生してもよいし、あるいはノー
オペレーシヨンとして何も実行しないようにして
もよい。このようなことが意味することは、オペ
レーテイングシステムが許可したユーザプログラ
ムだけすなわち特権制御フラグフリツプフロツプ
8がオンで動作するプログラムだけが、スレーブ
モードから特権モードへ直接移行を可能とするこ
とによつて、割出しによらないモードの移行に際
しても、機密保護を保持することを意図してい
る。なお、オペレーテイングシステムが許可しな
いユーザプログラムの場合は、通常のスーパバイ
ザコール命令あるいはモニタコール命令によつて
特権モードへ移行する。
また、モードの移行と同時に、オペレーテイン
グシステムのどこから次の命令を実行するかの指
定が必要となる。このような指定の方法について
は、スレーブモードから特権モードへ移行するた
めの命令のオペランドアドレスとして指定させて
もよいし、あるいは特定のレジスタ中に飛び先の
アドレスをあらかじめ格納しておき、そのレジス
タで指定されるアドレスに分岐するようにしても
よい。さらにオペレーテイングシステムによる処
理が終了した後、ユーザプログラムのどこに制御
を戻すかを指定する機能も必要である。このため
には、前記モードの移行命令の実行に際して、そ
の命令があるアドレスの次のアドレスを特定のレ
ジスタに格納したり、あるいは戻り先のアドレス
を特定のレジスタにあらかじめ格納しておき、処
理が終了したときに、そのレジスタで指定される
アドレスに分岐するようにする方法などがある。
次に上記のような情報処理装置の動作を具体的
に説明すれば、命令実行部1において解読した命
令がスーパバイザコール命令あるいはモニタコー
ル命令のような割出し要求命令であれば、割出し
モードに移るとともに、信号線L2をオンにする
ことにより特権フラグフリツプフロツプ4がオン
になつて特権モードになるが、割出しによらない
特権モードへの移行命令の場合は信号線L1をオ
ンにする。この信号線L1は、特権フラグフリツ
プフロツプ4の出力をインバータ5を通して信号
と、特権制御フラグフリツプフロツプ8の出力の
信号線L7と、アンドゲート2により論理積がと
られているので、スレーブモードにあつて特権制
御フラグフリツプフロツプ8がオンのときすなわ
ち特権制御フラグフリツプフロツプ8がオンのと
きにのみ、特権フラグフリツプフロツプ4がオン
すなわち特権モードに移行する。また、命令実行
部1において解読した命令が特権制御フラグフリ
ツプフロツプ8をセツトまたはリセツトする命令
の場合は、信号線L4,L5をそれぞれオンにす
る。このような信号線L4,L5は、特権フラグフ
リツプフロツプ4からの出力と、アンドゲート
6,7と論理積がとられているので、特権フラグ
フリツプフロツプ4がオンすなわち特権モードの
ときのみ特権制御フラグフリツプフロツプ8がオ
ンまたはオフとなる。
本発明は以上説明したように、オペレーテイン
グシステムが許したユーザプログラムだけにスレ
ーブモードから特権モードへ移行するようにし
て、機密保護を保持しながら割出しによらずにス
レーブモードから特権モードへ移行することを可
能にしているので、オペレーテイングシステムの
割出し処理によるオーバヘツドを削減できて処理
時間の短縮により機能を向上させるという効果が
ある。
【図面の簡単な説明】
図面は本発明に係る情報処理装置の一実施例を
示す回路図である。 1……命令実行部、2……アンドゲート、3…
…オアゲート、4……特権フラグフリツプフロツ
プ、8……特権制御フラグフリツプフロツプ。

Claims (1)

    【特許請求の範囲】
  1. 1 すべての命令の実行が許される特権モードと
    一部の命令の実行が制限されるスレーブモードの
    二つの動作モードを有する情報処理装置におい
    て、前記動作モードを示す特権フラグがオンであ
    る特権モードにあるときのみ特権制御フラグをオ
    ンまたはオフにセツトせしめる手段と、前記特権
    フラグがオフであるスレーブモードの場合には前
    記特権制御フラグがオンであれば該特権フラグを
    オンにセツトせしめる手段とを有していることを
    特徴とする情報処理装置。
JP1424478A 1978-02-10 1978-02-10 Information processing unit Granted JPS54107234A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1424478A JPS54107234A (en) 1978-02-10 1978-02-10 Information processing unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1424478A JPS54107234A (en) 1978-02-10 1978-02-10 Information processing unit

Publications (2)

Publication Number Publication Date
JPS54107234A JPS54107234A (en) 1979-08-22
JPS6126091B2 true JPS6126091B2 (ja) 1986-06-19

Family

ID=11855669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1424478A Granted JPS54107234A (en) 1978-02-10 1978-02-10 Information processing unit

Country Status (1)

Country Link
JP (1) JPS54107234A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0411995Y2 (ja) * 1986-05-19 1992-03-24
JPH0411994Y2 (ja) * 1986-05-19 1992-03-24
JPH0411996Y2 (ja) * 1986-05-12 1992-03-24

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4519032A (en) * 1982-06-09 1985-05-21 At&T Bell Laboratories Memory management arrangement for microprocessor systems
JPS596376A (ja) * 1982-06-30 1984-01-13 Anelva Corp スパツタ装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0411996Y2 (ja) * 1986-05-12 1992-03-24
JPH0411995Y2 (ja) * 1986-05-19 1992-03-24
JPH0411994Y2 (ja) * 1986-05-19 1992-03-24

Also Published As

Publication number Publication date
JPS54107234A (en) 1979-08-22

Similar Documents

Publication Publication Date Title
US7178062B1 (en) Methods and apparatus for executing code while avoiding interference
EP1563380B1 (en) Virtual to physical memory address mapping within a system having a secure domain and a non-secure domain
EP1563376B1 (en) Exception types within a secure processing system
US8082589B2 (en) Diagnostic data capture control for multi-domain processors
US7529916B2 (en) Data processing apparatus and method for controlling access to registers
US20050081199A1 (en) Systems and methods for using synthetic instructions in a virtual machine
JP2006506751A (ja) 安全モードと非安全モードとを切り換えるプロセッサ
GB2396713A (en) Controlling access to a memory unit
JP2655615B2 (ja) 情報処理装置
EP0230350B1 (en) Protection of data in a multiprogramming data processing system
JPS6126091B2 (ja)
JP2006338426A (ja) 計算機システム
JP2004171567A (ja) 多数のオペレーティングシステムの間のタスクの追従
KR890002759A (ko) 데이타요소의 수정장치 및 그 방법
KR950004227B1 (ko) 정보처리시스템
JPH0353336A (ja) シングルチップマイクロコンピュータ
JPS623345A (ja) 割込方式
JPH05197629A (ja) 記憶保護方式
JPH03273349A (ja) アクセス制御方式
JPS63244237A (ja) 情報処理装置
JPH04107672A (ja) マイクロプロセッサ
JPS61241843A (ja) 情報処理装置
JPS63317861A (ja) 記憶装置
JPS6118224B2 (ja)
JPS60193046A (ja) 命令例外検出方式