JPH0353336A - シングルチップマイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシ／グルチッ１マイクロコンピュータに関し、
特に多重割込みを可能とするシングルチップマイクロコ
ンピュータに関する。

〔従来の技術〕

従来、外部割込み信号の入力又は内部周辺ハードウェア
からの割込みの発生時に、ハードウエアで自動的に割込
み処理プログラムを実行する機能（以下、ベクター割込
みと称す）を備えたシングルチップマイクロコンピュー
タにおいては、ある一つの割込みが発生して割込み処理
プログラムを開始する際に、以降のベクター割込みをハ
ードウエアですべて禁止状態にするマイクロコンピュー
タが知られている。

この場合、割込み処理中に更に他の割込みを受付けて処
理を行うためには、第一の割込み処理の最初に多重の割
込み受付けを可能とする割込みの割込許可フラブに対し
てのみ許可の制御を行い、割込受付けを禁止したい割込
みの割込許可フラブに対して禁止制御を行った後、全体
の割込み許可／禁止を制御するフラグ（以下、割込マス
ク詐りフラグと称す〉を許可状態にする必要がある。あ
るいは、第一の割込みを許可する前に他の割込みに対す
る許可／禁止の制御を行う必要がある。

また一方、従来のマイクロコンピュータにおいて、割込
みの優先度を指定可能なマイクロコンピュータもあり、
これにおいては、第一の割込みに対して優先度を高めて
おけばよい。すなわち、第一の割込み発生後も優先度を
高めた割込みについてのみ、更に割込み処理に入ること
が可能になる。

〔発明が解決しようとする課題〕

上述した前者のマイクロコンピュータにおいては、前述
したように第一の割込み発生後又は発生前において、個
々の割込みすべてに対して許可又は禁止の制御をしなけ
ればならないため、プログラムのステップ数が増大する
という欠点があり、許可／Ｍ止の制御の間は目的の割込
処理を行うことができないため、割込み処理の応答速度
が低下するという欠点がある。

一方、後者の場合には、あらかじめ優先度を指定してお
＜４ｇ・要があり、場合によっては第一の割込み処理終
了時に優先度を元に戻さねばならないという欠点があり
、また第一の割込み処理中に複数個の他の割込みを受付
け可能にするためには、やはり個別に許可フラグを制御
してやらなければならないという欠点がある。

本発明の目的は、かかる割込み処理の応答速度を高める
とともに、個別の制御を簡略化することのできるシング
ルチップマイクロコンピュータを提供することにある。

〔課題を解決するための手段〕

本発明のシングルチップマイクロコンピュータは、内部
又は外部割込みが発生したときの割込み処理プログラム
の先頭番地を格納するベクタ−テーブルをＲＯＭの特定
領域に有するシングルチップマイクロコンピュータにお
いて、前記ベクタ−テーブル内に割込み処理プログラム
の先頭番池を格納し且つ割込み処理中に他の割込みが発
生したときの割込み制御情報を格納するとともに、前記
割込み制御情報に基づき各割込みに対する許可あるいは
禁止を制御する手段を有して構或される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の第一の実施例を示すシングルチップマ
イクロコンピュータのブロック図である。

第１図は本発明の第一の実施例を示すシングルチップマ
イクロコンピュータのブロック図である。

第１図に示すように、本実施例は１３ビットのプログラ
ムカウンタ１と、このプログラムカウンタ１からアクセ
スされる８ｋバイトのプログラムメモリ（以下、ＲＯＭ
と称す）２と、ＲＯＭ２から読み出された命令を解読し
て各種制御信号を発生する命令デコーダ３と、各種デー
タ転送を行う内部バス４と、処理されるデータを一時記
憶するデータメモリ（以下、ＲＡＭと称す）５と、割込
み発生時および割込みからの復帰時にプログラムカウン
タ１およびデコーダ１２の内容をＲＡＭ　５に退避およ
び復帰させる際のデータポインタとなるスタックポイン
タ６と、割込み信号ａ〜ｄが発生したときにセットされ
る割込要求フラグ１３〜１６と、各割込要求フラグに対
応した割込み許可フラグ１７〜２０と、すべての割込み
の許可／禁止を一括制御する割込みマスター許可フラグ
２１と、割込みコントローラ７と、ベクター割込み発生
の際にＲＯＭ２から出力されるベクタ−テーブル内容の
一部をラッチしてデコードするデコーダ１２と、先に述
べた割込要求フラグ１′３〜１６と各割込許可フラグｌ
７〜２０及びデコーダ１２の各出力をそれぞれ入力とす
るＡＮＤゲート８〜１１とを有している。

第２図は第１図に示すプログラムメモリ中の割込みベク
タ−テーブルの内容を示す図である。

第２図に示すように、かかるＲＯＭ２の特定領域に割当
てられている割込みベクタ−テーブルは前述した割込信
号ａ〜割込信号ｄに対応して割込みベクタ−テーブル１
〜割込みベクタ−テーブル４をそれぞれ２バイト構成で
形成しており、００１０Ｈ〜ＯＯ１７Ｈ（Ｈは１６進数
を示す）のアドレスが割付けられている。これら各割込
みベクタ−テーブルの２バイト即ち１６ビットの内容は
、１３ビットを各割込み処理のスタートアドレスとして
割当て、残り３ビットを割込み処理中に唯一多重割込み
を許可する割込み信号を指定するビットとして割当てて
いる。

次に、上述したシングルチップマイクロコンピュータの
動作について、第１及び第２図により詳しく説明する。

まず、マイクロコンピュータの初期上状態、即ちリセッ
ト信号入力時はデコーダ１２の出力ｄ１〜ｄ４はすべて
１を出力し、また割込み要求フラグ１３〜１６と割込み
許可フラグ１７〜２０と割込マスタ許可フラグ２１とは
Ｏにクリアされている。

次に、プログラムにより割込みマスタ許可フラグ２１が
セットされると、割込コントローラ７はベクター割込み
発生可能状態となる。更に、プログラムにより各割込許
可フラグ１７〜２０がセツトされた状態で且つ割込信号
ａの発生により割込要求フラグ１３がセットされると、
ＡＮＤゲート８は゛１″を出力する。この゜゛１″出力
により割込みコントローラ７はベクター割込み動作を開
始し、プログラムカウンタ１の内容及びデコーダ１２の
内容は、スタックポインタ６でアドレッシングされるＲ
ＡＭＳ内に内部バス４を介して退避される。また、割込
信号ａに対応する割込ベクターアドレスＯＯＩＯＨ及び
ＯＯＩＩＨ内の割込＃１スタートアドレス１３ビットが
内部バス４を介してプログラムカウンタ１に転送される
一方、割込＃１の処理中に多重の割込みを許可する３ビ
ットからなる割込指定ビットＩＴ２〜ＩＴＯがデコーダ
１２に転送されてラッチされる。

ここで、デコーダ１２にラッチされたＩＴ２〜ＩＴＯの
内容がＩＯＯＢ（Ｂは２進数を示す〉とすると、これは
割込信号ｄの指定とみなしてデコーダ１２はｄ４〜ｄ１
の出力にＩＯＯＯＢを出力する。従って、ＡＮＤゲート
１１のみを許可状態とし、他のＡＮＤゲート８〜１０は
出力が“０゜′にマスクされる。すなわち、割込＃１の
処理中においては、割込信号ａ〜Ｃの割込が発生したと
しても、割込コントローラ７には伝達されず、ベクター
割込みは保留される。要するに、割込信号ｄが発生した
場合にのみ割込みコントローラ７へＡＮＤゲート１１を
介して割込の発生が伝達され、ベクター割込みを起動す
る。

上述した割込指定ビットＩＴ２〜ＩＴＯの内容が００１
Ｂの場合、ｄ４〜ｄｌの出力が０００１Ｂとなり、割込
信号ａのみを許可する。同様に、ＩＴ２〜ＩＴＯが０１
０Ｂのときはｄ４〜ｄｌの出力がＯＯＩＯＢとなり、割
込信号ｂのみを許可し、またＩＴ２〜ＩＴＯが０１１Ｂ
のときはｄ４〜ｄｌの出力がＯＩＯＯＢとなり、割込Ｃ
のみを許可する。更にＩＴ２〜ＩＴＯが０００Ｂのとき
はｄ４〜ｄｌがＯＯＯＢとなってすべての割込みをマス
クし逆にＩＴ２〜ＩＴＯが１１１Ｂのときはｄ４〜ｄｌ
が１１１１Ｂとなってすべての割込みを許可する。従っ
て、割込ベクタ−テーブル２〜４において、それぞれＩ
Ｔ２〜ＩＴＯの内容を決めておけば、その内容に対応し
て各割込み処理中にただ一つの割込信号に対して多重割
込みが許可される。

また、各割込処理ルーチンの最後で割込復帰命令を実行
すると、ＲＡＭ５に退避していたプログラムカウンタ１
の旧内容が内部バス４を介してプログラムカウンタ１に
復帰するとともに、デコーダ１２にラッチしている旧内
容が復帰される。

尚、このデコーダ１２のデコード内容は本実施例のデコ
ード内容に限定されず、目的に応じて決めれば良い。

上述した第一の実施例においては、１つの割込み実行中
に他の割込みはいずれか一つのみか全ての割込みを許可
するものであったが、任意の割込みに対して許可／′禁
止指定をすることもできる。

第３図は本発明の第二の実施例を説明するためのプログ
ラムメモリ中の割込みベクタ−テーブルの内容を示す図
である。

第３図に示すように、ここでは前述した第一の実施例に
比べ、一つの割込みに対するベクタ−テーブルを１バイ
ト分追加して３バイト構成にしたものであり、２バイト
を割込みスタートアドレス指定に割当てる一方、１バイ
トを割込み許可／禁止の制御ビットに割当てている。す
なわち、ＩＴ７〜ＩＴＯの８ビットの各ビットを個々の
割込信号の許可／禁止用のビットに割当てている。

従って、８個までの割込信号に対して各々“′１″又は
“○′゛により許可／禁止指定ができるため、前述した
第一の実施例に比べて任意個数の割込みを許可すること
ができ、割込み発生時の処理に対してより一層柔軟な制
御を行なうことができる。

また割込みスタートアドレスも１６ビットとなるため、
より広い範囲に割込み処理ルーチンを置くことができる
。

第４図は本発明の第三の実施例を説明するためのプログ
ラムメモリ中の割込みベクタ−テーブルの内容を示す図
である。

第４図に示すように、本実施例においては、前述した第
一の実施例がベクタ−テーブルに割込みスタートアドレ
スと割込み許可／禁止指定ビットとを置いたために割込
みスタートアドレスを１３ビット即ち８ｋバイト以内に
限定しているのに対し、それ以上の範囲に割込処理ルー
チンを置くことを可能にしたものである。すなわち、割
込スタートアドレスを指定する１３ビットにプログラム
カウンタ１の上位１３ビット（ＰＣ　１　５〜ＰＣ３）
を指定するようにし、下位３ビットは０固定として処理
する。従って、割込み処理ルーチンは８番地毎に６４ｋ
バイト空間に置くことが可能になる。その他の制御は前
述した第一の実施例と同じであるので説明を省略する。

尚、上述した第一乃至第三の実施例におけるベクタ−テ
ーブルを置くアドレスはこれに限定されることがなく、
また割込信号数ももっと少くしても多くしてもよい。更
に、前述した第一の実施例では、いずれか一つの割込み
を許可するようにしたが、逆にいずれか１つを禁止する
ようにすることも可能である。また、プログラムカウン
タ１のビット長もマイクロコンピュータに応じて変えれ
ば良い。

〔発明の効果〕

以上説明したように、本発明のシングルチップマイクロ
コンピュータは、複数個の割込み要因のうち１つの割込
みが発生してベクター割込みを起動した際に、あらかじ
めベクタ−テーブルに設定した他の割込みに対する許可
／禁止情報に基づいて、ベクター割込み処理中の他の割
込みに対する多重割込みの制御を可能とすることにより
、割込み発生前後で個々の割込みに対して許可／禁止す
るためのプログラムを置かなくても済み、プログラムが
簡潔になる上、割込みに対して直ちに目的の処理に入れ
るため割込みの応答性を速くできるという効果がある。

【図面の簡単な説明】

第１図は本発明の第一の実施例を示すシングルチップマ
イクロコンピュータのブロック図、第２図は第１図に示
すプログラムメモリの中の割込みベクタ−テーブルの内
容を示す図、第３図および第４図はそれぞれ本発明の第
二および第三の実施例を説明するためのプログラムメモ
リ中の割込みベクタ−テーブルの内容を示す図である。 １・・・プログラムカウンタ、２・・・プログラムメモ
リ（ＲＯＭ）　、３・・・命令デコーダ、４・・・内部
バス、５・・・ＲＡＭ、６・・・スタックポインタ、７
・・・割込みコントローラ、８〜１１・・・３人力ＡＮ
Ｄゲート、１２・・・デコーダ、１３〜１６・・・割込
要求フラグ、１７〜２０・・・割込許可フラグ、２１・
・・割込マスク許可フラグ。

Claims (1)

【特許請求の範囲】
1. 内部又は外部割込みが発生したときの割込み処理プログ
   ラムの先頭番地を格納するベクタ−テーブルをＲＯＭの
   特定領域に有するシングルチップマイクロコンピュータ
   において、前記ベクタ−テーブル内に割込み処理プログ
   ラムの先頭番地を格納し且つ割込み処理中に他の割込み
   が発生したときの割込み制御情報を格納するとともに、
   前記割込み制御情報に基づき各割込みに対する許可ある
   いは禁止を制御する手段を有することを特徴とするシン
   グルチップマイクロコンピュータ。