JPS6042495B2 - 多重プログラムデ−タ処理装置の特権メモリをアクセスする方法 - Google Patents

Description

【発明の詳細な説明】 （目 次） （４）本発明の属する技術分野 （Ｂ）従来技術とその問題点 （Ｏ本発明の目的 （２）本発明の概要 （Ｅ）実施例の説明 （Ｅ−１） 動作環境 （Ｅ−２） プログラムレジスタ （１） ｒワーキング●スペース●レジスタ （Ｗ
ＳＲ）ｊ（■） ｒセーフ ストア レジスタ （ＳＳＲ）Ｊ （■） ｒリンケージ・セグメント・レジスタ （
ＬＳＲ）．Ｊ（■） ｒアーギユメント●スタック●レ
ジス 夕（ＡＳＲ）ョ（■） ｒパーラメータ●ス
タック・レジスタ （ＰＳＲ）ョ（■） ｒインス
トラクション●セグメント● レジスタ（ＩＳＲ）
Ｊ（■） ｒオペランド●ディスクリプタ●レジ
スタ（ＤＲｎ）Ｊ（■） １セグメント・アイデンテイ
テイ・レ ジスタ（ＳＥＧＩＤｎ）Ｊ（■） ｒイ
ンストラクション・セグメント● アイデンテイテ
イ レジスタ （ＳＥＧＩＤ（ＩＳ））ョ （Ｅ−３） ディスクリプタ◆フォーマット（１） ｒ
標準記述子（Ｔ＝０又は１）Ｊ（■） ｒワーキングス
ペース番号を有する標一 準記述子（Ｔ＝２又は３
）Ｊ（■） ｒスーパー記述子（Ｔ＝４）Ｊ （■） ｒワーキングスペース番号を有するス ー
パー記述子（Ｔ＝６）Ｊ（■） ｒエントリー記述子ョ （■） ｒ間接−エントリー記述子ョ （Ｅ−４） クライム命令 （１） ｒインワードクライム（コール）（Ｃ
フィールドのビット２２及び２３＝００）Ｊ（■） ｒ
新たなＰＳＲベースの形成ョ（■） ｒアウトワードク
ライム（復帰）（Ｃ フィールドのビット２２及
び２３＝０１）Ｊ（■） ｒラテラルトランスファ（同
じパラメ９ −タ及び、同じ又は付加的アーギ
ユメ ントを有する）Ｊ（■） ｒラテラルトラ
ンスファ（パラメータ あり又はなし）Ｊ（Ｅ−
５） ロード記述子及び縮少 Ｓ （１） ｒ標準記述子ョ （■） ｒスーパー記述子ョ 囚 本発明の属する技術分野 本発明は一般にデータ処理装置に関し、特に複数の相互
に関連したルーチンを安全確実に実行す）るようにデー
タ処理装置に指令する方法に関する。

（Ｂ）従来技術とその問題点 今日の大型のデータ処理装置は通常複数の処理装置を備
えていて、ローカル及び遠方の使用者による多重の対話
型のプログラムを実行する。

か）る処理量を収容するため、かなりの大きさのデータ
メモリが、使用者プログラム及ぼデータ、オペレーティ
ングシステムソフトウェア及び共有アプリケーションプ
ログラム用に設けられなければならない。更にシステム
処理装置において種々の動作が実行されるので、プログ
ラム及びデータを操作するために巧妙なハードウェア及
ぼソフトウェアが必要である。システムコアメモリに莫
大な費用をかけずに使用者の要求を満たすために、デー
タ処理装置は１次、即ちコアメモリが例えば磁気ディス
クのような２次、即ちバルク記憶装置によつて増大され
る拡張メモリを用いている。

従つてどの使用者もプログラムの実行中実際には主メモ
リの小部分を占有しているのであるが、２次記憶装置に
よつて提供される主メモリの拡張によつて、より大容量
の１仮想メモ１几を有するように見える。主及び拡張メ
モリにおける情報の記憶はセグメント及びページの形態
をとつており、使用者プログラムは可変長のセグメント
に分割され、そのセグメントは複数の均一な長さのデー
タページを含んでいる。

記憶されたページでの使用者の位置決めを行なうために
設けられるページテーブルを用いるページングを使用す
ることにより情報記憶及び利用可能のメモリスペースが
どこに配置されようともその適用の柔軟性が実現される
。継続中の昭和５＠特許願第４７３３４号は大型システ
ム内でのデータ記憶及びアクセスの方法及び装置に関す
る。

独特の分割、セグメンテーシヨン及びページング技術を
用いることにより、記憶装置の直接アドレシングが可能
になる。更に、いくつかは共有され、いくつかは排他的
に割当てられるメモリーワーキングスペースを用いるこ
とによつて、ユーザーと情報を分離してユーザプログラ
ムとデータの安全性が高まつた。呼出されたプログラム
用の保護領域即ち範囲（ドメイン）に対する制限された
アクセスを得ることは、記憶装置内のプログラムセグメ
ントを識別するディスクリプタ（記述子）を用意するこ
とによつてなされる。更に、縮少動作による１縮少ョ記
述子によつて、呼出されたプログラムによるメモリーア
クセスは、そのセグメントの他の部分をそのアクセスか
ら閉鎖して、呼出されたプログラムにとつて本質的な、
セグメント内の特定のデータのみに縮少される。本発明
は１つの手順により安全確実に他の手順を呼出して動作
させ、かつ呼出された手順の実行完了と同時に最初の手
順へ復帰する方法についてより詳細に開示する。

また縮少記述子（Ｓｈｒｉｎｋｉｎｇｄｅｓｃｒｉｐｔ
Ｏｒ）により、メモリへの限定されたアクセスを移す特
定の方法をも開示する。

（Ｃ）本発明の目的 従つて本発明の目的は他の手順によつて１つの手順を呼
出して実行する方法を提供するにある。

本発明の他の目的は被呼出し手順からの復帰まで、記述
子を安全に記憶しておく方法を提供するにある。本発明
の更に他の目的は手順間での記述子の受け渡しを実施す
る方法を提供するにある。

本発明の更に他の目的は被記憶情報への限定されたアク
セスを１つのコンピュータシステム手順から他の手順へ
移す方法を提供するにある。

本発明の更に他の目的は記述子で規定されたメモリを修
飾してアクセスをメモリの被限定部分に移す方法を提供
するにある。（２）本発明の概要 本発明は、継続中の上記特許出願に説明されているよう
な計算機システムにおいて、１つの手順がもう１つの手
順を実行のために呼出し、呼出された手順の実行完了と
同時に、第１の手順に制御を返す（復帰する）ことを安
全確実に行なう方法に関する。

プログラム即ち手順は通常、装置の仮想メモリにおける
割当てられたワーキングスペースに限定される。

ワーキングスペースの保護の実行は記述子によつて制御
されるアクセスによつてなされる。１つの手順に割当て
られたワーキングスペースの拡張はその手順へパラメー
タを渡すことによつて行なわれる。

他のルーチンを呼出して実行するルーチンのワーキング
スペース記述子を安全に記憶し、かつ呼出されたルーチ
ンの完了と同時に安全に記憶された記述子を戻す装置が
設けられる。本発明はメモリワーキングスペースを指定
するメモリ記述子、記述子によつて規定される被占有メ
モリの開始点を示すワーキングスペース内の基準（ベー
ス）位置とその大きさを示す境界（バウンド）、そして
ベース位置、大きさ又はその両者を修飾する命令、を使
用することを特徴とする。

新たな記述子によつて記述されるスペースが元の記述子
が規定するメモリ領域内に完全に存するこ・とを保証す
るためチェックが行なわれる。更に、新たな記述子が規
定する領域へのアクセスは元の記述子が規定するメモリ
領域に課せられた全ての制限を含んでいる。（Ｅ）実施
例の説明 ・（Ｅ−１） 動作環境 システム使用者によつて参照される１仮想メモリョは
全ての情報が記憶されている複数の大型メモリワーキン
グスペースに分割される。

あるワーキングスペースは全てのシステム使用者によつ
て共有しうるが、他のワーキングスペースは特定使用者
に専用される。例えばオペレーティングシステムは１つ
のワーキングスペースを占有し、このワーキングスペー
スは全ての使用者がアクセスしうる。使用者のプログラ
ム及びデータは割当てられた使用者及びこの使用者によ
つて承認された手順又はルーチンのみがアクセス可能な
他のワーキングスペースに記憶される。従つて使用者の
データ及びプログラムの分離が行なわれて、メモリへの
使用者のアクセスをその使用者のプログラムーの実行に
必要な２，３のワーキングスペースに限定することによ
つて保護が強化される。複数のワーキングスペースにお
ける情報の記憶は周知のページング技術による。

データは、実メモリ中に見出される利用可能な任意のス
ペース中にある、例えば各々１０２４ワード即ち４０９
６バイトの均一な大きさのグループ即ちページに記憶さ
れる。ページングによりメモリマッピング機能が得られ
、周期的なメモリコンパクト化の必要性が除去されプロ
グラム実行中の使用者の主メモリにおける要求を減少せ
しめる。更にプログラムは、使用者に割当てられたメモ
リワーキングスペースに検索可能に記憶されるセグメン
トと呼ばれる論理要素に分割され；る。

これらのセグメントは、ワーキングスペース、ワーキン
グスペース内の開始点即ちベース、セグメントの大きさ
即ち境界、及び使用者のそのセグメントへのアクセスの
権利を規定する記述子によつて、データ及びプログラム
命令２を得たり記憶したりするために参照される。プロ
グラムによつて参照される全セグメントはそのプログラ
ムの１範囲Ｊ（ドメイン）を形成する。プログラムのド
メインはこれに不変的に連結（リンク）したセグメント
ばかりでなく、呼３出し及び復帰のための他のドメイン
への入口点及び他のプログラムによつてそのプログラム
に渡されたセグメントをも含んでいる。セグメントを識
別する記述子はメモリ内のリンケージ、パラメータ及び
アーギユメントセグ３メントと呼ばれる特別のセグメン
トに記憶される。

リンケージセグメントはルーチンの実行に先立つて作ら
れるか又は実行中にオペレーティングシステムによつて
作られる複数の記述子を含んである。複数のパラメータ
セグメントは呼４ｆ出し手順によつて作られる複数の記
述子を含み、アーギユメントセグメントは実行中の手順
によつて作られ、呼出された手順に渡される複数の記述
子を含んでいる。第１図はリンケージセグメント１０、
パラメータセグメント１２及びアーギユメントセグメン
ト１４中に記憶された複数の手順セグメント記述子の機
能的かつ表象的ブロック図である。これらのセグメント
をアクセスするため、リンケージ記述子レジスタ１１、
パラメータ記述子レジスタ１３及びアーギユメント記述
子レジスタ１５にメモリ中のこれら各セグメントを示す
記述子がロードされなければならない。ルーチンの実行
において、リンケージセグメント１０、パラメータセグ
メント１２又はアーギユメントセグメント１４からの記
述子は複数のオペランド記述子レジスタ１８の内の１つ
にロードされる。

記述子は２０で示された仮想スペース中のセグメントを
参照する。それらセグメント用の実メモリ位置は、実メ
モリ２４中の位置を識別する、実スペース２２における
ページテーブルを介して識別される。呼出しに先立つて
手順は記述子をそのまま又は縮少動作によつて縮少して
アーギユメントセグメントに移動させうる。

呼出し命令の実行と同時に全ての記述子レジスタは点線
で示されるようにセグメント２６中に安全に記憶され、
リンケージセグメント記述子レジスタ１１には新たなリ
ンケージセグメント用記述子がリンケージ又はパラメー
タセグメントからロードされ、渡されるべきアーギユメ
ントセグメント１４の記述子はパラメータ記述子レジス
タ１３をアーギユメント記述子レジスタ１５からロード
することによつてパラメータセグメント１２の記述子と
なる。同様に、復帰命令の実行によりこれらのステップ
は逆転される。従つて呼出し及び復帰命令の実行により
ドメインは完全に変更され、２つのドメインは呼出しの
パラメータとして渡された複数のセグメントを共有する
。第１図において、呼出しがあるとすると、その呼出す
方の手順はアーギユメント記述子レジスタ１５によつて
記述されるアーギユメントセグメント１４中に被呼出し
手順に渡されるべき記述子をロードしており、呼出す方
の手順の全てのレジスタの内容は安全記憶記述子レジス
タ２８によつて記述されるセグメント２６内に確実に記
憶され、次いでその呼出す方法の手順は一時停止され、
被呼出し手順が開始される。

被呼出しルーチンの開始と同時に、処理装置は渡されて
いるパラメータ（及び通常共有される記述子）を除いて
全て新たなドメインに入る。パラメータセグメント１２
中の記述子が、そこでメモリをアクセスするために使用
される。復帰と同時に被呼出しルーチンの実行中に作ら
れた情報は被呼出し手順によつて記憶セグメント中に記
憶され、このセグメントを示す記述子はアーギユメント
セグメント１４に記憶され、制御は最初の呼出し手順に
戻される。図示の実施例において、１対の３６ビット語
がワーキングスペース、複数のアクセスフラグ、境界即
ち大きさ及びワーキングスペース内のベース位置を含む
セグメントを規定するための記述子として結合する。

本発明によれば、１つの１手順から他の手順への制御の
転送を行なう機構（この手順は以篠ＱＬＩＭＢ命令と称
する新規な形式の呼出し命令によつて第１の手順中に起
動され得る）が設けられる。呼出し命令はインワード
クラィム（ＩＮＷＡＲＤＣＬＩＭＢ）と称され、復帰命
令はアウトワード クライム（０ＵＴＷＡＲＤＣＬＩＭ
Ｂ）と称される。

更にクライム命令は単一のドメイン内又は複数のドメイ
ン相互間で働き、パラメータを渡すことを要しないか、
又は存在するパラメータ又は用意されるべきパラメータ
を渡すことを必要とする（例えば１縮少ョは必要とする
）。クライム命令の識別のデータ処理システム上の効果
を考える前に、下記のシステムプログラムレジスタ及び
記述子フォーマットが定義される。

Ｅ−２） プログラムレジスタ 本システムのプログラム可視レジスタは下記の通りであ
る。

上記各レジスタ及びレジスタセットの機能は以下に説明
される。

全ての７２ビットレジスタ用のレジスタフォーマットは
、そのレジスタが下３記の如く保持している特定の記述
子用の記述子フォーマットと同じである。（１）ｒワー
キング●スペース●レジスタ（ＷＳＲ）Ｊ この８個の９ビットレジスター群は仮想アダドレスを形
成する際に使用されるワーキング・スペース（ＷＳ）番
号を保持するために使用される。

特定のＷＳＲが記述子のＷフィールドによつて参照され
る。これら複数のＷＳＲのロード用の命令及び記憶用の
命令がある。

これら２つの命令は同時に８個全部のＷＳＲをロード又
は記憶させ、これらを実行するためには処理装置がシス
テムの動作管理モードである特権的主モード（Ｐｒｉｖ
ｉＩｅｇｅｄＭａｓｔｅｒＭＯｄｅ）、例えば動作手順
がそれ自身のドメイン内にあることであることを必要と
する。（Ｉｉ）ｒセーフ・ストア・レジスタ（ＳＳＲ）
Ｊこの７２ビットレジスタは現在の処理装置の安全記憶
スタックを記述するタイプＴ＝１又は３の標準記述子を
保持するために使用される。

ＳＳＲをロードしかつ記憶する特権的主モード命令があ
る。ＳＳＲはクライム命令の実行時に処理装置ハードウ
ェアによつて使用される。（Ｉｉ）ｒリンケージ９セグ
メント・レジスタ（？Ｒ）ョこの７２ビットレジスタは
現在のプロセスのリンケージ・セグメントを記述するタ
イプＴ＝１又は３の標準記述子を保持する。

この■重はクライム命令を実行することによつてのみロ
ードされうる。

？Ｒは処理装置が特権的主モードにある時、その内容を
ＬＤｎ命令によつてオペランドデイスクリプターレジス
タ（ＤＲｎ）に転送し、次いでＳＤｎ命令によつてＤＲ
ｎを記憶することにより、記憶しうる。（ＩＶ）ｒアー
ギユメント・スタック・レジスタ（ＡＲＳ）Ｊこの７２
ビットレジスタは現在のプロセスのアーギユメント・ス
タックを記述（即ち区画）するタイプＴ＝１又は３の標
準記述子を；保持する。

ＡＳＲをロードし（特権的主モード）そして記憶するた
めの複数の命令が設けられる。ＡＳＲはＳＤｎ又はクラ
イム命令の実行中にハードウェアによつて使用されその
内容が変更されうる。（Ｖ）ｒパラメータ・スタック
レジスタ（ＰＳＲ）Ｊ ７２ビットレジスタは現在のプロセッサ●パラメータ・
スタックを区画するタイプＴ＝１又は３の標準記述子を
保持する。

ＰＳＲをロー３ドし（特権的主モード）そして記憶する
ため複数の命令が設けられる。ＰＳＲはＳＤｎ又はクラ
イム命令の実行中にハードウェアによつて使用されその
内容を変更しうる。（Ｖｉ）ｒインストラクション・セ
グメント・レジ３スタ（ＩＳＲ）ＪＩＳＲは現在の命令
セグメントを記述するタイプＴ＝０又は２の記述子を保
持する７２ビットレジスタである。

ＩＳＲは直接にはロード又は記憶され得ない。それはク
ライム命令の実４行又はビット２９をオンにした転送中
にロードされ、その内容をＤＲｎに移動させ、次いでそ
のＰＲｎを記憶することによつて間接的に記憶されうる
。命令語のビット２９が零の時、ＩＳＲはオペランドア
ドレス（仮想）を形成する際に使用される。（Ｖｌｉ）
ｒオペランド・ディスクリプタ・レジスタ（ＤＲｎ）Ｊ
これら８個の７２ビットレジスタは現在はプロセスがア
クセス可能な複数のオペランドアドレス空間を記述する
オペランド記述子を保持する。

複数の命令がＤＲをロードしかつ記憶するため、またそ
れらの内容を修飾するため利用しうる。ＤＲｎは命令の
ビット２９が１に等しく、アドレスビット０，１及び２
がオペランドデイスクリプタレジスタ（ＤＲｎ）を指定
する時、仮想オペランドアドレスの展開に援用される。
（Ｖｉｉｉ）ｒセグメント・アイデンテイテイ・レジス
タ（ＳＥＧＩＤｎ）ｊこの８個の１２ビットレジスタの
セットはオペランド●ディスクリプタ●レジスタと１対
１に対応しており、ＳＥＧｎ）ｎはＤＲｎ中の記述子が
どこから来たかを規定（即ち指示）する。

ＳＥＧＩＤを直接ロードしかつ記憶せしめる複数の命令
がある。（ＩＸ）ｒインストラクション・セグメント・
アイデンテイテイ●レジスタ（ＳＥＧＩＤ（ＩＳ））ョ
この１２ビットレジスタはＳＥＧＩＤｎがＤＲｎと関連
せしめられているのと同様にしてインストラクション◆
セグメント レジスタ（ＩＳＲ）と関連せしめられてい
る。

しかしＳＥＧＩＤ（ＩＳ）は直接ロード又は記憶され得
ない。ＳＥＧＩＤ（ＩＳ）にはＩＳＲに記述子がロード
された時、アイデンテイテイがロードされる。Ｅ−３）
ディスクリプタ●フォーマット下記のものは本システ
ムが認識するセグメント記述子である。

全ての記述子フォーマットは倍長語対からなり、メモリ
中にある時は、隅数語の境界上になければならない。従
つて処理装置がメモリから記述子をアクセスする時、処
理装置は記述子が倍長語の境界上にあるものと仮定する
。同様に記述子がレジスタから記憶される場合には、処
理装置ハードウェアは倍長語の境界上に記憶させねばな
らない。（１）ｒ標準記述子（Ｔ＝０又は１）ョ 標準記述子のフォーマットを第２図に示 す。

「バウンドョーセグメント内の最大有効バイトアドレス
である２０ビットフィールドであつて、そのうち、ビッ
ト０−１７は語アドレス、ビット１８−１９はバイト（
９ビット）アドレスである。

１バウンドョは１ベースョに関連している。

１フラグョーフラグフイールドは記述子と関連した特権
を記述し、下記のように解釈される。

ビット２０＝１読出しが許容される。

＝０読出しが許容されない。

２１＝１書込みが許容される。

＝Ｏ書込みが許容されない。

−ノ ２５＝１実行が許容される。

＝０実行が許容されない。

２６＝１ 特権が与えられる。

＝０特権が与えられない。

２７＝１ｒバウンドョフイールドが最 大有効アドレス。

＝０空セグメント１バウンドＪ， が不適当である。

２８＝１ セグメントがある。

＝０ セグメントがない；誤り。

Ｒｗョこの記述子と共に使用するため８個のワーキング
スペースレジスタの何れかを規．定する３ビットフィー
ルド。

ＲＴＪ−その記述子タイプを規定する４ビットフィール
ド。

下記の如く２つの標準記述子タイプがあ る。

Ｔ＝０はこの記述子がオペランド・アドレス・空間を１
区画ョすることを意味する。

Ｔ＝１はこの記述子が複数の記述子を含むアドレス空間
を１区画ョすることを意味する。

１ベースョーＷフィールドによつて指示されたＷＳＲで
規定されているワーキングスペースに関する３６ビット
仮想バイトアドレス。

ビット０−おは３４ビットの語アドレスで、ビット（−
３５はその語内のバイト（９ビット）を示す。１）ｒワ
ーキングスペース番号を有する標準記述子（Ｔ＝２又は
３）Ｊワーキングスペース番号（ＷＳＮ）を有する標準
記述子は第３図に示すフォーマットを有する。

このオーマツトは記述子がＷＳＲを指示するよりもむし
ろ実際のワーキングスペース番号を指示できるようにフ
ラッグ（Ｆ）フィールドが減少される点を除いて標準記
述子用のものと同じである。３個のＦビットは標準記述
子の対応するフラグビットと同じである。

省略されたフラグの状態は下記の通りである。（１）実
行が許容されない、（２）特権的でない、（３） 空で
ない及び、（４）セグメントがある。

１ベースョはＷＳＮに関連している。

この記述子には次の２つのタイプがある。

Ｔ＝２はこの記述子がオペランドアドレス空間を１区画
ョすることを意味する。

Ｔ＝３はこの記述子が複数の記述子を含むアドレス空間
を１区画ョすることを意味する。

１１０ｒスーパー記述子（Ｔ＝４）Ｊ スーパー記述子のフォーマットを第４図に示す。

スーパー記述子は７６バイトを法とする１ベースョ及び
１バウンドョであり、ワーキングスペース内での仮想ア
ドレス空間の割当を可能ならしめる。

１ベースョーワーキングスペース内での１０ビットの７
６バイトを法とする仮想アドレス。

この１０ビット１ベースョは２帽の零ビットにより右に
拡張することによつて３６ビットバイト１ベースョに変
換できる。「ロケーシヨンョー１ベースョに関連する仮
想アドレスの３６ビットバイトのエントリー即ちスター
トであり、即ち７６バイトを法とする１ベースョからの
オフセットである。

「バウンドョョーそのセグメントの最大実効アドレスで
ある１０ビットの７６バイトを法とする仮想アドレス。

３６ビットバイト０バウンドョへの変換は１０ビットフ
ィールドを右に２帽のｒ１ョビツトにより拡張すること
によつて行なわれる。

１バウンドョはＲｒベースョに関連している。

１フラツグョ、ＲｗＪ及びＲＴＪフィールドは標準記述
子に対する記述と同じである。

Ｔ＝４はスーパー記述子用のタイプ番号である。

（ＩＶ）ｒワーキングスペース番号を有するスーパー記
述子（Ｔ＝６）Ｊワーキングスペース番号（ＷＳＮ）を
有するスーパー記述子のフォーマットを第５図に示す。

１ベースョ、１バウンドョ、１ロケーシヨンョ及びＲＴ
Ｊはスーパー記述子と同じ定義である。

ＷＳＮは１ベースョが関連している（ｒバウンドョは１
ベースョに関連している）現実のワーキングスペース番
号である。Ｆは省略されたフラグフィールドである。こ
れら３つのビットは標準記述子の対応する３つのビット
と同じように定義されている。省略されたフラッグの状
態は下記の通りである。（１）実行は許容されない、（
２）特権的でない、（３）空ではない、及び（４）セグ
メントがある。

Ｔ＝６は記述子をＲＷＳＮを有するスーパーョとして定
義する。

（Ｖ）ｒエントリー記述子ョ エントリー記述子はクライム命令と共に使用するために
定義される。

この記述子は記述子レジスタにロードできない。そのフ
ォーマットを第６図に示す。１エントリー●ロケーシヨ
ンョーエントリー記述子がクライム命令のアーギユメン
トとして使用される時、命令カウンタにロードされる１
８ビット語アドレス。

１エントリーロケーシヨンョは新たな命令セグメントの
１ベースョに関連している。

ビット１８は解釈されない。ＲＩＳＥＧ●ＮＯ）−これ
は命令セグメントレジスタにロードされるべき記述子番
号である。

ＲＩＳＥＧ−ＮＯＪは１リンケージ・ベースョに関連し
、複数の記述子を単位として表示される。バイトで表示
するため、ＲＩＳＥＧ・ＮＯＪは３つの零て拡張される
。ＲｗＪ−リンケージベースが何れのＷＳＲに関連して
いるかを規定する。

Ｔ＝５はエントリー記述子を規定する。

ＲＬＳＩＺＥＪ一複数の記述子を単位として表示された
リンケージセグメントの大きさ。

バイトで表わすため、ＲＬＳＩＺＥＪは３つのＲｌＪビ
ットで拡張される。「リンケージベースョーＲｗョフイ
ールドによつて指定されたＷＳＲにより規定されるワー
キングスペースに関連したリンケージセグメントの仮想
開始アドレス。

従つてエントリー記述子が使用される時、関連するリン
ケージセグメントはワーキングスペースの最初のｉバイ
ト中になければならない。１リンケージベースョの最終
の３ビットは、リンケージセグメントが倍長語の境界か
ら出発しなければならないので零として示される。

（ＩＶ）ｒ間接一エントリー記述子ョ クライム命令のアーギユメントとしてのみ寄与しうる間
接記述子が定義される。

間接記述子はエントリー記述子を指示しなければならな
い。フォーマットを第７図に示す。偶数語のビット０−
１９は解釈されない。１フラツグョ、ＲｗＪ及びＲＴＪ
フィールドの定義は標準記述子用のものと同じである。

Ｔ＝７は間接−エントリー記述子を規定する。１記述子
のロケーシヨンョーこれはＲｗＪフィールドによつて指
示されたＷＳＲにより規定されるワーキングスペースに
関連したエントリー記述子の偶数語アドレスである。

Ｅ−４） クライム命令 第８図に示すクライム命令は高度のソフトウェア保護を
伴つて制御を１つの機能から他のものへと移す機構を提
供する。

この命令は４つの変形を有しており、呼出しと、復帰と
、内部（同一の）及び相互（異なる）命令セグメント内
のための共通ルーチン実施と、並びに内部及び相互ドメ
イン参照のための共通ルーチン実施とを果す。クライム
命令は第８図に示すように各々が３６ビットの２語命令
である。第１語は標準命令語フォーマットと有し、その
ビット０−１７はアドレスを含んでおり、ビット１８−
２７はクライム命令用の演算コードを含み、ビット２８
は割込み禁止ビットで、ビット２９−３５（ＡＲ及びＴ
ＡＧ）はアドレスに適用されるべき修飾のタイプを指定
する。

クライム命令の第２語は５個の制御フィールドを含む；
Ｓ，Ｄフィールドは単一フィールドとして一緒に使用さ
れる。

クライム及び縮少動作命令の適用と同様、これらの制御
フィールドは下記において定義され、その用法はこの命
令の記載の残部に記述される。（１）Ｅフィールド Ｅ＝１ Ｐ＋１個のパラメータが渡されるかＰ＋１個の付加アー
ギユメントが渡されることを意味する。

Ｅ＝０ パラメータセグメントが空であつてパラメータが全く
渡されないか又は付加アーギユメントが全く渡されない
ことを意味する。

（２）Ｐフィールド Ｅ＝１の時、渡されるべき付加アーギユメントの数又は
パラメータの数を決定する。

（３）Ｒフィールド ８個のオペランド・ディスクリプタ・レジスタ（ＤＲｎ
）を介して生じるコミュニケーションの範囲を制御する
。

８ビットフィールドの各ビットは１つのＤＲｎと関連せ
しめられている。

即ち、Ｒフィールドビット１０はＤＲＯと、Ｒビット１
１はＤＲｌと・・・Ｒビット１７はＤＲ７と関連してい
る。関連ビット０，１状態により下記の如く関連レジス
タが影響される。Ｒビツトニ０関連記述子レジスタを目
標のインストラクション◆セグメント●記述子●レジス
タの状態にセットする。

復帰と同時に関連記述子レジスタを再記憶させる。Ｒビ
ツトニ１ 記述子レジスタを変更しないで新たなドメインに対して
利用可能にしておくことを意味する。

呼出しの場合、この手順は復帰と同時に再記憶されるレ
ジスタを必要としない。Ｒフィールドは復帰における後
の使用のために命令の呼出し時にハードウェアにより安
全に記憶されなければならない。（４）Ｃフィールド ビット１８＝０ インデックスレジスタＯ
（ＸＯ）における実効アドレスを 渡さない。

＝１Ｘ０を介して実効アドレスを渡”０ ビット１９＝１ インデイケータレジスタの主モ
ードビツトの状態を保存する。

＝０ スレーブモードをセットする。

ビット２０＝０複数の記述子を用意する。

＝１記述子がアーギユメントセグメ ント中にある。

ビット２１＝０ポインタのベクトルリストがク
ライム命令の直後に続いて１列 に並んで
記憶され、クライム命 令は偶数語境界から開
始してい る。

＝１ ポインタのベクトルリストはオ ペ
ランド記述子レジスター零中 に含まれるセグ
メント記述子に より位置決めされる。

ビット坐及び２３は命令の４つの種類のうちのど
の１つが実行されるべきである かを決定
し、下記のように解釈 される。

００：ｒインワード・トランスフアョー呼出しとして機
能する、即ちその手順はタスク完了のために他の手順を
呼出し、復帰を待機する。

０１：ｒアウトワード・トランスフアョー呼出した手順
への復帰として機能する。

１０：ｒラテラル●トランスフアョー同じＰＳ（パラメ
ータセグメント）及びＡＳ（アーギユメントセグメント
）を保持する。

１１：ｒラテラル・トランスフアョー新たなＰＳ及びＡ
Ｓを得る。

インワード、アウトワード及びラテラルの語はスタック
セグメントの使用に関連する。

インワードは安全記憶スタックをブッシュ（プロセス状
態をセーブする）し、新たなパラメータセグメント（Ｐ
Ｓ）を区画し、新たな（空）アーギユメントセグメント
（ＡＳ）を開くことを意味する。アウトワードは安全記
憶スタックをホップ（以前の処理装置状態を再記憶する
）し、円及びＡＳを前のセッティングに戻す。ラテラル
は安全記憶スタックを不変更のままにしておくことを意
味する。第１のラテラルの形１０は円及びＡＳレジスタ
を不変更のままにして（もし新たなアーギユメントがス
タック上にブッシュされるとＡＳは増大しうる）おくが
、第２の形１１はインワード・トランスファーと同じよ
うにして新たな円及びＡＳ値を有効にする。（５）Ｓ，
Ｄフィールド行先を決める記述子がどこからくるかを示
す。

Ｃフィールドのビットｎ及び２３によつて決定される如
きクライム命令の４つの種類を考慮する。クライム命令
の実現する技術的効果の１つは、もし何か誤りがその実
行中に生じても、再開可能であることである。従つて多
くのチェックが本システムの状態を変更するに先立つて
行なわれる。（１）ｒインワードクライム（コール）（
Ｃフィールドのビット２２及び２３＝００）ＪＳ，Ｄフ
ィールドを使用して、ハードウェアが適当なセグメント
（Ｓ）をアクセスし、下記のタイプの１つでなければな
らない記述子（Ｄ）を得る。

間接記述子（Ｔ＝７） エントリー記述子（Ｔ＝５） 標準記述子（Ｔ＝０） その次の動作は記述子のタイプによる。

（イ）間接記述子 間接記述子がＳ，Ｄフィールドのアーギユメント（引数
）であると、本システムはエントリー記述子を得るため
にこの間接記述子を使用する。

間接記述子によつて指示される記述子はエントリー記述
子でなければならず、さもなくば誤りである。エントリ
ー記述子を得た後、この命令はエントリー記述子のため
の下記と同様に続行する。

（ロ）エントリー記述子 エントリー記述子がＳ，Ｄフィールドによ一つて（間接
的又は直接的に）参照された事実は１ドメイン相互間ョ
に移転としてインワードクライムを更に規定する。

エントリー記述子を使用して、本システムはエントリー
記述子によつて記述された新たなリンケージセグメント
（ＬＳ）から新たなインストラクション・セグメント記
述子（ＩＳＤ）を得る。

得られたＩＳＤはＴ＝０のタイプの標準記述子でなけれ
ばならず、フラグビット２５，２７及び２８は１でなけ
ればならない。もしフラグビット２５及び又は２７が零
に等しいと、誤り状態が発生される。もしフラグビット
２８＝０であると、セグメント喪失誤りが発生される。
エントリー記述子からの１エントリー●ロケーシヨンョ
を使用し、ハードウェアはこの第１命令を含むページが
あることの保証もせねばならない。もしないと、ページ
喪失誤りが発生する。（ハ）標準記述子 もしＳ，Ｄフィールドによつて参照される記述子が標
準型記述子であると、インワードクライムはリンケージ
・セグメント・レジスターが変更されないことを意味す
る単一ドメイン内での移転である。

得られた記述子は新たな命令セグメントとなる。フラグ
ビット２５，２７及び２８はチェックされ１であければ
ならなず、さもなくば誤りが発生する。

次に本システムは下記のようにパラメータスタックを用
意するように動作が進行する。

最初、命令の第２語のＥビットがチェックされる。Ｅ＝
０の場合、渡されるべきパラメータはなく、命令のこの
部分はスキップされる。Ｅ＝１の場合、渡されるべきＰ
＋１個のパラメータがあり下記のように進行する。Ｃフ
ィールドのビット２０をチェックする。ビット２０＝１
ならパラメータ記述子が用意されておリアーギユメント
スタツク上にある。（後に、パラメータレジスタはこれ
らパラメータを区画するようにセットされるが、現在の
状態がまずセーブされなければならない）。ビット２０
＝０ならパラメータ記述子が用意される必要がある。パ
ラメータを用意する前に、ハードウェアは全てのパラメ
ータ（それらのうちのＰ＋１個）がアーギユメントスタ
ツク上に記憶できることを保証すること、即ちページ喪
失誤りが生じないことを保証するためのチェックをしな
ければならない。

次にパラメータを用意するためのベクトルリストが存在
する場所を決めるために、Ｃフィールドのビット２１を
チェックする。ビット２０＝０ならベクトルリストはこ
のクライム命令に続いて１列に並んで記憶され、ベクト
ルはメモリ中の偶数語の境界上にある。ビット２１＝１
ならベクトルリストはオペランド記述子レジスタ零中に
含まれる記述子によつて位置決めされる。ベクトルはメ
モリ中の偶数語の境界から開始しなければならない。Ｐ
＋１個のパラメータを用意するためのベクトルはＣフィ
ールドのビット２１によつて示される位置から得られる
。ベクトルのＳ，Ｄフィールド（第１５図参照）によつ
て示される記述子が得られる。こうして用意された記述
子は現在のアーギユメントスタツク上の次に利用可能な
位置におかれる。この手順は全てのＰ＋１個の記述子が
アーギユメントスタツク上におかれる迄続行される。も
しベクトル又は記述子が不適当に指定されると誤りが生
じうる。処理装置状態は安全記憶スタック内に保存され
る。

安全記憶レジスタ（ＳＳＲ）の１ベースョは６４語（２
５６／くイト）づつ増加一ブッシュされ、。バウンドョ
フイールドは６４語づつ減少され、複数のレジスタ内容
のＳＳＲ内への自動的記憶がハードウェアによつて行な
われる。安全記憶スタックのフレームがただ１つしか残
つていないか否かを決めるためしくウンドョフイールド
がチェックされ、もしただ１つのフレームしか残存して
いなければ誤りが発生される。状態をセーブしたことに
より本システムは下記の如くレジスタを変更するように
処理できる。

ＩＳＲ（インストラクション●セグメント●レジスタ）
をロードする。もしこれが単一ドメイン内での移転であ
れば、命令のＳ，Ｄフィールドによつて参照される標準
記述子がＩＳＲにおかれる。ドメイン相互間変更なら、
エントリー記述子によつて指適された記述子がＩＳＲに
ロードされる。ＩＣ（インストラクション●カウンタ）
をロードする。単一ドメイン内の場合、実効アドレスは
命令のアドレスフィールドを使用し、表示された蔀及び
又はＴＡＧフィールド修飾を適用することにより形成さ
れる。この１８ビット実効アドレスはＩＣに置かれる。
ドメイン相互間の楊合、エントリー記述子に含まれる１
８ビットエントリー位置がＩＣに置かれる。迅Ｒ（リン
ケージ・セグメント・レジスタ）をロードする。

単一ドメイン内の場合、リンケージ●セグメントは変化
しない。ドメイン相互間の場合、エントリー記述子から
標準記述子を形成し次の如くＬＳＲ中に置く。１ベース
ョニ１０個上位桁ビット位置中に零を有する１リンケー
ジ・ベースョである。

１サイズョニ７個の上位桁ビット位置中の零と右側の３
個の１ビットにより拡張されたＲＬサイズョである。

Ｗ＝Ｗ．．Ｔ＝１、フラグはビット２０，２２，２３，
２４，２７＆２８＝１、ビット２１，２５＆２６＝０。
次の如くＡＳＲ（アーギユメント・スタック・レジスタ
）及びＰＳＲ（パラメータ●スタック●レジスタ）を調
節する。

ＥビツトニＯ（パラメータを渡さない）、ＡＳＲエンプ
ティビット（フラグビット２７）をチェックし、もしＡ
ＳＲフラグビット２７＝０なら、ＡＳＲを変化させず、
それはすでに空で、ベースは変化しない。もしＡＳＲフ
ラグビット２７＝１なら、第９図に示し如くＡＳＲベー
ス＋（ＡＳＲバウンド＋１）によつてＡＳＲベースを置
換することにより次の利用可能位置を指示するようにＡ
ＳＲベースをセットする。７バイトを法とする零に等し
くＡＳＲバウンドフイールドをセットし、従つて新たな
バウンドフイールドは第１０図に示す如くになる。

セグメントが空であることを示すためにＡＳＲフラグビ
ット２７＝０にセットする。ＰＳＲエンプティビットを
チェックする。もしＰＳＲフラグビット２７＝０なら、
それはすでに空と表示されているので、ＰＳＲは変化さ
れない。もしＰＳＲフラグビット２７＝１なら、ＰＳＲ
ベース及びバウンドをＡＳＲベース及びバウンド用に上
述したのと同じ値にセットする。Ｅビツドニ１（パラメ
ータを渡す）。

ＡＳＲベース及びバウンドフイールドからの現在値を使
用し、第１１図に示す如くＡＳＲ及びＰＳＲをセットす
る。上述のことは、パラメータがハードウェアによつて
用意された場合、用意された記述子がスタック上にブッ
シュされる毎にＡＳＲバウンドが８バイト（即ち２語又
は１倍長語）づつ増加されたと仮定している。（Ｉｉ）
ｒ新たなＰＳＲベースの形成ョ 第１２図は新たなＰＳＲベースの形成を示す。

第１３図は新たなＰＳＲバウンドを示す。ＡＳＲ用の新
たなベース及びバウンドはＥビツトニ０かつＡＳＲフラ
グビット２７＝１の場合に対して上述したのと同じよう
に形成される。セグメントが空であることを示すためＡ
ＳＲフラグビット２７＝０をセットする。

セグメントが空でないことを示すためＰＳＲフラグビッ
ト２７＝１をセットする。選択的にＤＲ（オペランド記
述子レジス タ）をロードする。

命令の第２語のＲフィールドを使用し、各ＤＲに対し次
の様に実行する。もしＲビツトニ１なら、関連するＤＲ
には何もしない。もしＲビツトニ０なら、関連するＤＲ
を目標のＩＳの状態にセットする。ＤＲの関連のＳＥＧ
ＩＤを、ＩＳＲを指示するように、その源としてセット
する。選択的にＸＯ（インデックスレジスタＯ）をセッ
トする。

もしＣフィールドのビット１８ｊ＝１であつて、これが
ドメイン相互間のクライム（エントリー記述子が含まれ
ている）命令であると、命令用の実効アドレスが発生さ
れＸＯにロードされる。もしＣフィールドのビット１９
が零に等しいと、スレーブモードが，セットされる。制
御はＩＣによつて指示された命令に行く。（ＩｉＩ）ｒ
アウトワード・クライム（復帰）（Ｃフィールドのビッ
ト２２＆２３＝０１）ョクライム命令のこの種類は安全
記憶スタン２ク上に記憶された最後のフレームによる復
帰として機能する。

Ｓ，Ｄフィールド及びＣフィールドのピン目９は無視さ
れる。命令のＲフィールドと安全記憶領域にセーブされ
た元のＲフィールドは論理的にアンドがとられ２る。そ
の結果のビットがＲｌＪなら関連のオペランド記述子レ
ジスタ（ＤＲ）を変更しないでおくことを意味し、また
１零ョならＤＲにその以前の値を再記憶することを意味
する。

以下のレジスタは安全記憶フレームの最３後の６４語か
ら再記憶される。即ち、制御ユニット、レジスタ１１，
１３及び１５を含むドメイン記述子レジスタとして一般
的に呼ばれるレジスタ、２つのＲフィールドのアンドの
結果が再記憶することを示すオペランド記述３子レジス
タ、ポインター、長さ、アドレス及びＳＥＧＩＤｎレジ
スタである。Ｅビットは記述子がアーギユメントセグメ
ントを介して呼出し手順に戻されるべきか否かを決める
。

Ｅビツトニ０なら記述子を戻さ４ず、Ｅビツトニ１なら
Ｐ＋１個の記述子を戻す。Ｅビツトニ１であると、Ｃフ
ィールドのビット２０が本システムが記述子を用意する
べきかそれとも記述子がアーギユメントセグメント中に
あるかを決める。もしシステムハードウェアが記述子を
用意するべき（ビット２０＝０）なら、Ｃフィールドの
ビット２１がベクトルリストの位置を決める。本処理装
置ハードウェアはベクトルを得て、記述子を用意しイン
ワードクライムに対して説明したようにそれらをアーギ
ユメントセグメント上にブッシュする。そして、本ハー
ドウェアはこのアーギユメントスタツク中にこれらのＰ
＋１個の記述子を含むようにＡＳＲのバウンドフイール
ドを調整する（この記述はＡＳＲバウンドフイールドが
安全記憶からの値ですでに再記憶されているものと仮定
している）。もし記述子がすでにアーギユメントスタツ
ク上にあれば（Ｃフィールドのビット２０＝１）、ハー
ドウェアの行なうことはフレーム中にＰ＋１個の記述子
を含むようにＡＳＲバウンドフイールドを調整（拡張）
することのみである。

このことは第１４図に示されている。従つてアウトワー
ドクライムを介して復帰される手順は呼出し（インワー
ドクライム）以前に利用可能であつたパラメータ及びア
ーギユメントと被呼出し手順によつて戻されるアーギユ
メントを利用可能である。Ｅビツトニ０であると、記述
子は渡されない。

ＡＳＲは安全記憶フレームからその以前の状態に再記憶
される。バウンドフイールドに対する変化は生じない。
もしＣフィールドのピン目８＝１なら、命令用の実効ア
ドレスを発生しインデックスレジスタ零にロードする。
安全記憶セグメントレジスタは６４語だけ減少される。
制御はＩＣによつて指示された命令に行く。インデイケ
ータレジスタ（安全記憶フレーム中の制御ユニット情報
の一部）を再記憶するに当つて、主モードビットがオン
にされる。Ｖ）ｒラテラルトランスファ（同じパラメー
タ及び、同じ又は付加的アーギユメントを有する）ョク
ライム命令のこの種類は安全記憶スタック及びパラメー
タスタックレジスタ（ＰＳＲ）を変更しないでおく。

即ち現在の処理装置の状態はセーブされず、ＰＳＲによ
つて区画されるパラメータセグメントが移動先の手順に
対し利用可能となる。アーギユメントスタツクレジスタ
（ＡＳＲ）のベースは変更されないままである。しかし
付加的記述子がハードウェアによつてスタック上におか
れ、バウンドが変更される。従つてＡＳＲによつて区画
される現在の全記述子が、転送実行中にアーギユメント
スタツクに付加される記述子に加えて、移動先の手順に
対し利用可能である。本ハードウェアが付加的記述子を
用意しアーギユメントスタツク上におくべきか否かは命
令のＥビットの状態によつて決まる。

Ｅビツトニ０では付加的記述子はセグメントに付加され
ない。しかしＥビツトニ１ではハードウェアはＰ＋１個
の記述子を用意しインワードクライムについて記述した
のと同様にしてアーギユメントスタツク上にそれらをブ
ッシュする。そして、ＡＳＲのバウンドフイールドは復
帰の場合に説明したのと同様にしてフレーム中にこれら
記述子を含むように調整される。Ｃフィールドのビット
２０はこの場合何も意味を持たず、無視される。 この
移転はＧ，Ｄフィールドによつて参照される記述子によ
つて、インワードクライムに対してと同様に決定される
単一ドメイン内又はドメイン相互間のものである。

上述した相違の外はこの種類はインワードクライムに対
して記述したように機能する。処理装置の状態はセーブ
されないので、クライムのこの種類を実行する手順はア
ウトワードクライム（復帰）を介して復帰することはで
きない。（Ｖ）ｒラテラルトランスファ（パラメータあ
り又はなし）Ｊ安全記憶スタック中に処理装置状態をセ
ーブしない点を除いてこの種類はインワード●クライム
と同じように実行される。

（Ｅ−５） ロード記述子及び縮少 １ロード記述子ョ命令は新たな記述子を特定の記述子レ
ジスタ（ＤＲｎ）にロードするか又はＤＲｎに現在含ま
れている記述子を修飾する機能を提供する。

この命令がＤＲｎに施す作用の定義は１個又は２個の倍
長語対からなるメモリオペランドベクトルで指定される
。ベクトルはメモリから得られ、第１５図に示す形式を
有する。このベクトルは２又は４個の語からなり、これ
らはその第１語のビット２９によつて決まる。ビット２
９＝０に対し、ベクトルは初めの２語からなる。ビット
２９＝１に対しベクトルは４語からなる。語の斜線部分
はハードウェアによつて解釈されず、任意のビットパタ
ーンを含みうる。ベクトルのうちの不使用の第４語は偶
数又は奇数語境界との一貫性を保持するための規定され
る。ベクトルのフラグビット２８は特別の意味を有し下
記の如く解釈される。

フラグビット２８＝０（縮少）一選択された記述子をＤ
Ｒｎに複写し、指示されたようにその記述子を縮少する
。フラグビット２８＝１（複写）一選択された記述子を
ＤＲｎに複写し、大きさ、ベース・アダー及び他のフラ
グ・フィールドを無視し、ＡＲｎを零にし、ＳＥＧＩＤ
ｎを記述子がどこからきたかを示すようにセットする。
前記各オプションを実行する詳細は下記の通りある。（
１）フラグビット２８＝１ ベクトルのＳ，ＤフィールドはＤＲｎにロードされるべ
き記述子の位置を示す。

Ｓ，Ｄフィールドの解釈は下記の通りてある。Ｓ＝０
においてＤフィールドは以下のように）Ｒｎにロードさ
れるべき記述子の位置を規定す）。

Ｄ＝１７６（１１Ｘ３−１７７７８に対しては以下の選
択された・ジスタの内容をＤＲｎに複写する。

Ｄ＝１７６０８−１７６′２８未定義、誤り状態＝１７
６３３インストラクション・セグメン ト・
レジスタ（ＩＳＲ）＝１７６４８※ 安全記憶レジスタ
（ＳＳＲ）＝１７６５３※ リンケージセグメントレジ
スタ （ＬＳＲ）＝１７６巳※ アーギユメ
ントスタツクレジス 夕（ＡＳＲ）＝１７６
７８※ パラメータスタックレジスタ （Ｐ
ＳＲ）＝１７７Ｃ！ ＤＲＯ，オペランド記述子レジス
夕０＝１７７１８ＤＲ１ ＝１７７２８ＤＲ２ ＝１７７３３ＤＲ３ ＝１７７４８ＤＲ４ ＝１７７５３ＤＲ５ ＝１７７ＧＤＲ６ ＝１７７７８ＤＲ７Ｄ ＝００００８−１７５７８に対しては、記述子はパラメ
ータセグメントからロードされるべきでＤは所望の記述
子のインデックスとして使用される。

Ｄの値はロードされるべぎ記述子の数であり、８を法と
したインデックスとして処理できる。即ちＤは３つの下
位桁ビットとして３つの零を付加することによつてバイ
トアドレスに変換できる。ＤはＰＳＲ（パラメータセグ
メントレジスタ）バウンドフイールドに対してチェック
される大きさ（サイズ）である。もしＤ＞１バウンドョ
なら、メモリ誤り（ＳＴＲ）が生じる。もしＤ＜．ｒバ
ウンドョなら、ＤはＰＳＲベースに加えられ、アドレス
された記述子がＤＲｎにロードされる。上記※の付いた
場合において、Ｓ＝０で、かつＤ−１７６４８−１７６
７８のときは、実行時処理装置が特権的主モードである
ことを要求し、さもなくばコマンド誤りが生じる。

２Ｓ＝１においてＤフィールドは第１６図に示
すように２つの副フィールドに分割される。

ＤＯは現在のリンケージセグメントから最初の１帽の記
述子の内の１つを選択するために使用される。選択され
た記述子は所望の２記述子を含む従属的記述子セグメン
トを区画する。ＤＯは下位桁ビットとして３つの零を付
加することによつて相対的バイトアドレスに変換される
。この値はＬＳＲ（リンケージセグメントレジスタ）の
バウンドフイールドの３大きさのチェックを行なうため
使用される。もしＤＯがＬＳＲ中のバウンドフイールド
より大きいとＳＴＲ誤りが発生し、命令は終了する。さ
もなくば、ＤＯ（ＭＯｄ８）は１−ＳＲ中に含まれてい
るベースアドレスに加算され７２ピン３卜記述子がメモ
リから得られる。記述子タイプのチェックがなされ、こ
れはＴフイールドニ１又は３を有する標準記述子でなけ
ればならない。Ｄ１は前記の得られた記述子によつて区
画４，された６４個迄の記述子の何れがロードされるべ
きかを決める。

Ｄ１は３個の零で拡張することによつて実効バイトアド
レスに変換され、バウンドフイールドに対してチェック
されベースに加算される。

もしＤ１〉１バウンドョフイールドなら、ＳＴＲ誤りが
発生する。

さもなくばアドレスされた記述子が得られ、タイプがチ
ェックされる。もしＴ＝１又は３で処理装置が特権的主
モードにないと、コマンド誤りが発生する。Ｔの他の全
ての値に対して記述子はＤＲｎにロードされる。Ｓ＝２
では現在のアーギユメントセグメントのＤ番目の記述子
が選択される。

上述した如く、相対的なバイト・オフセットが３つの零
によりＤフィールドを拡張することによつて形成される
。この値はＡＳＲのバウンドフイールドに対してチェッ
クされる大きさである。もしＤ＞１バウンドョであると
、Ｓ゛ｍ誤りが発生する。Ｄくしくウンドョに対しアド
レスされた記述子が得られタイプがチェックされる。も
しＴ＝１又は３で処理装置が特権的主モードになければ
、コマンド誤りが発生する。さもなくば記述子はＤＲｎ
にロードされる。Ｓ＝３では現在のリンケージセグメン
トのＤ番目の記述子が選択される。

この動作は？Ｒは使用される点を除いてＳ＝２に対して
記述されたものと類似している。

相対的バイトオフセットが３つの零でＤを拡張すること
によつて形成される。大きさのチェックが松蛋のバウン
ドフイールドによつて行なわれる。

もしＤが？Ｒのバウンドフイールドより大きいと、ＳＴ
Ｒ誤りが発生する。さもなければ、拡張されたＤフィー
ルドがＬＳＲからのベースに加算され記述子が得られて
タイプがチェックされる。もしＴ＝１又は３で処理装置
が特権的主モードにないと、コマンド誤りが発生する。
全ての他のＴ値に対して記述子がＤＲｎにロードされる
。上記全ての場合に対して、ＤＲｎをロードすることに
より、ｎ番目のアドレスレジスタ（，ＡＲｎ）及びｎ番
目のセグメントアイデンテイテイレジスタ（ＳＥＧＩＤ
ｎ）が次のように影響される。

０・・・・・・０→，ＡＲｎビットＯ−２３もしＤＲｎ
が他のＤＲ又はＩＳＲによりロードされると、関連する
ＳＥＧＩＤの内容がＳＥＧＩＤｎに転送される。

さもなくばＳＥＧＩＤｎはヘクトルに含まれているＳ，
Ｄ値にセットされる。もしＩＰＲ又はＳＴＲ誤りが生じ
ると、ＤＲｎｌＡＲｎ及びＳＥＧＩＤｎは変更されない
。（２）フラグビット２８＝０ フラグビット２８＝０の時、ＤＲｎは最初に、ｂフラグ
ビット２８＝１の場合に上述したようにロードされ、次
いで縮少動作が実行される。

実行される縮少動作のため、Ｓ，Ｄによつて指示された
記述子は標準又はスーパー記述子でなければならない。
もしＴ＝１又は３であるなら、処理装置は特権的主モー
ドになければならない。もしＴ＝１５ならダイナミック
・リンキング誤りが生じる。５又は７〜１４のＴ値は誤
り状態を生じさせる。

標準及びスーパー記述子に対する縮少動作は以下別々に
説明する。（１）ｒ標準記述子ョ 縮少動作の正確なシーケンスはベクトルが２語から成る
か４語から成るかによる。

これら２つの場合は別々に処理される。（１）２語ベク
トルの場合ベクトルのベースアダー及びサイズフィール
ドはＤＲｎに含まれているベース及びバウンドフイール
ドに関連している。

これらの値はベースアダー＋サイズくバンド（ＢＡＳＥ
ＡＤＤＥＲ＋ＳＩＺＥくＢＯＵＮＤ）であることをまず
確認されなければならない。

もしベースアダーとサイズの和がバウンドを越えるか、
ベースアダーとサイズフィールドを結合する時にキャリ
ーが発生するならＳＴＲ誤りが生じる。確認が成功する
と、新たなベースがベースアダー値をベースに加えるこ
とによつて形成され、このときキャリーが発生するとＳ
ＴＲ誤りが生じる。ベクトルからのサイズフィールド及
び新たなベースがＤＲｎのバウンド及びベースフィール
ドにそれぞれロードされる。２）４語ベクトルの場合ベ
クトルは縮少記述子の新たなベース及びバウンドフイー
ルドを形成するに当つてサブスクリプト（ＳＣＰＴ）フ
ィールドを使用する。

最初次の有効性確認チェックがなされる。有効性確認チ
ェックをバスした後、縮少記述子用の新たなベース及び
バウンドが下記の如く形成される。

新たなベース及びバウンド値がＤＲｎにロードされる。

サブスクリプト機能は添字付きアレー参照用の記述子を
発生するためのソフトウェア用の効率的方法を提供する
。

ベクトルのフラグフィールドは承諾されたか又は承諾を
与えられない許可を表わし、現在利用可能であるものよ
り多くない許可のみがバスされるような方法（例えば２
つのフラグフィールドのビット対ビットの論理アンド）
でＤＰｎに現在含まれているフラグフィールドと結合さ
れる。

もし現在利用可能であるものよりも多い許可が要求され
るなら、誤りは生じない。２つのフラグフィールドの結
合の結果はＤＲｎフラグフィールドにロードされる。

対応するＡＲｎは全て零にセットされる。

ＳＥＧＩＤｎは自己識別するようにセットされる。例え
ば今ＤＲ３が参照されているとすれば、ＳＥＧＩＤ３は
第１７図に示すようにセットされ、ＤＲ３に現在含まれ
ている記述子がＤＲ３から来たことを示す。もし命令の
最初の部分の実行中に誤りが生じると、ＡＲｎ及びＳＥ
ＧＩＤｎは変更されない。：Ｉｉ）ｒスーパー記述子ョ 縮少動作がスーパー記述子に対して実行されると、標準
記述子が作られる。

Ｔ＝４のタイプのスーパー記述子はＴ＝０のタイプの標
準記述子を作成させる。Ｔ＝６のスーパー記述子はＴ＝
２のタイプの標準記述子を生じる。

縮少動作を２及び４語ベクトルについて次に説明する。
（１）２語ベクトルの場合まず次式によつて示さ れる
如くバウンドチエツクが行なわれる。

バウンドチエツクが成功すると命令が続行される。作
られた標準記述子用のベース値が第１８図に示す如くＤ
Ｒｎのベース及びロケーションフィールドとベクトルの
ベースアダーニフイールドから形成される。 第１８
図の加算及びキャリーの処理を下式 に示す。

上記の新たなベース及びベクトルからのサイズフィー
ルドはＤＲｎのベース及びバウンドフイールドにロード
される。

（２）４語ベクトルの場合ＳＣＰＴ（サブスクリプト）
フィールドが標準記述子に対して記述したのと同じよう
にして使用される。

次の３式は結合の順序、キャリー及びボローの処理の
状態を示す。バウンドチエツク 新たに生成されたベース及びバウンドはＤＲｎの対応す
るフィールドにロードされる。

ベクトルのフラグフィールドは標準記述子に対して記載
したようにＤＲｎのフラグフィールドと結合される。Ｄ
Ｒｎ（７）Ｔフィールドは次のようにセットされる。１
もしＴ＝４なら０→Ｔ２もしＴ＝６なら２→ＴＯ対応す
るＡＲｎは零にセットされる。

ＳＥＧＩＤｎは自己識別するようにセットされ、命令は
終了される。Ｓ＝０、Ｄ＝１７６Ｑ３−１７６λ Ｓ＝１かつＤＯインデックス（１６図）を介してリンケ
ージセグメントから得られた記述子がタイプＴ＝１，３
又は１５でない。

（もしＴ＝１５ならダイナミックリンキング誤りが発生
する。Ｔ＝１又は３に対しては命令が続行される）。ア
ーギユメント、パラメータ又はリンケージセグメントか
ら得られた記述子（又はＳ＝１の時Ｄ１インデックスに
よつて指示された記述子）がタイプＴ＝８乃至１Ｃ５！
．はタイプＴ＝５又は７であり、ベクトルのビット２８
がＯである場合。

コマンド誤りは次のものに対して生じる。Ｓ＝０かつＤ
＝１７６４８−１７６７８で処理装置が特権的主モード
になつていない。

ＤＲｎにロードするために得られた記述子がＴ＝１又は
３のタイプのもので、処理装置が特権的主モードになつ
ていない。

メモリ誤り（ＳＴＲ）は次のものに対して生じる。

Ｓ＝０、Ｄ＞ＰＳＲのバウンド Ｓ＝１、ＤＯ＞？Ｒのバウンド Ｓ＝１かつＤ１〉ＤＯを使用してリンケージセグメント
から得られた記述子のバウンドフイールド。

Ｓ＝２かつＤ＞ＡＳＲのバウンドフイールドＳ＝３かつ
Ｄ＞松蛋のバウンドフイールド標準記述子についての縮
少動作でベースアダー＋サイズ（■）〉バウンド（ＤＲ
ｎ）スーパー記述子についての縮少動作でロケーション
（ＤＲｎ）＋ベースアダー（Ｖ）＋サイズ（■）〉バウ
ンド（ＤＲｎ）。

ベース及びバウンドの形成又はサイズチェックを行なう
間に違法のキャリー又はボローが生じる時。

記述子がＴ＝１５のタイプフィールドによつて参照され
る時は何時でもダイナミック・リンキング・誤りが発生
する。

【図面の簡単な説明】

第１図は本発明の一般的動作を示す流れ図、第２図乃至
第７図は本発明の記述子フォーマット、第８図は本発明
のクライム（ＣＬＩＭＢ）命令のフォーマット図、第９
図及び第１０図は本発明の１つの局面における記述子ベ
ース形成及びバウンドフオーマツト図、第１１，１２及
び１３図は本発明の他の局面におけるレジスタベース及
びバウンド形成図、第１４図は本発明によるレジスタバ
ウンド拡張を示す図、第１５〜１７図は本発明による記
述子のロードと、記述子の縮少のための記述゛子フォー
マット図、第１８図は本発明による新たな記述子ベース
の形成図である。 １０：リンケージセグメント、１１：リンケージ記述子
レジスタ、１２：パラメータセグメント、１３：パラメ
ータ記述子レジスタ、１４：ア門−ギユメントセグメン
ト、１５：アーギユメント記述子レジスタ、１８：オペ
ランド記述子レジスタ。

Claims (1)

【特許請求の範囲】
1. １ メモリー内の各データ記憶セグメントを規定しかつ
   限定するための相対アドレスを含む複数の記述子語（第
   ２図〜第７図）を用い、該記述子語を保持するための記
   述子レジスタ１１，１３，１５を含む共用アクセス、多
   重プログラムデータ処理システムにおいて、あるプログ
   ラムが他のプログラムを呼出すことを可能にする方法で
   あつて、呼出す側のプログラムの実行中に、呼出される
   プログラムに割当てられ、１つのベースに対して相対的
   な手順のエントリー場所と、前記呼出されるプログラム
   が利用可能な各プログラムの識別及び前記呼出されるプ
   ログラムの実行に必要なデータとを含む夫々のデータ記
   憶セグメントを識別する複数の記述子語を含む前記メモ
   リーの第１のデータ記憶セグメント１０を準備し、前記
   メモリーの第２のデータ記憶セグメント１２内に、前記
   呼出されるプログラムに一時的に利用可能となるべき付
   加的データ記憶セグメントの夫々を識別する選択された
   記述子語を準備し、前記記述子レジスタの内容を前記メ
   モリー２６内へ退避させ、前記記述子レジスタ１３内に
   、前記第２のデータ記憶セグメントのベース及びバウン
   ドを識別する記述子語を準備し、システム実行を前記第
   １のデータ記憶セグメントの記述子語の制御へ移すこと
   から成る方法。