JP2020091683A - ウィンドウ型ウォッチドッグタイマ及び半導体装置 - Google Patents

Abstract

【課題】部品点数を削減し、監視対象装置の設計の自由度を向上させる事のできるウィンドウ型ウォッチドッグタイマ及び半導体装置を提供する。【解決手段】ウォッチドッグタイマ１０において、分周回路１２［１］は、基準クロック信号を分周することで分周クロック信号Ｄ［１］を生成する。監視回路１４は、分周クロック信号のクロック数をカウントするカウンタを有し、カウント値を用いて、マイクロコンピュータからのクリア信号の入力間隔がスロー判定時間を超えるスローエラー及び入力間隔がファスト判定時間未満となるファストエラーの発生有無を監視する。設定回路１５は、分周回路における分周比の可変設定並びにスローエラー及びファストエラーの検出条件の可変設定を通じて、スロー判定時間及びファスト判定時間を可変設定する。【選択図】図６

Description

本発明は、ウィンドウ型ウォッチドッグタイマ及び半導体装置に関する。

図１９に、デジタル回路を用いて構成されるウィンドウ型ウォッチドッグタイマ９１０と、それにより動作が監視される監視対象装置としてのマイクロコンピュータ９２０と、を備えた演算処理システムの構成例を示す。ウォッチドッグタイマ９１０に設けられた外部端子９１３に対し外付け部品９３０が接続される。外付け部品９３０は抵抗又はコンデンサである。ウォッチドッグタイマ９１０には、発振回路９１１及びカウンタ９１２が設けられる。発振回路９１１は、外付け部品９３０としての抵抗の抵抗値又はコンデンサの静電容量値に応じた周波数を有するクロック信号を生成する。カウンタ９１２は、発振回路９１１からのクロック信号（又は当該クロック信号を分周して得られる分周クロック信号）のクロック数をカウントすることでカウント値ＣＮＴを得る。

正常に動作しているときのマイクロコンピュータ９２０は、所定のファスト判定時間よりも長く且つ所定のスロー判定時間よりも短い一定の周期で、ウォッチドッグタイマ９１０に対しクリア信号（例えばパルス）を出力する。カウント値ＣＮＴはクリア信号が入力されるたびにリセットされる。

カウント値ＣＮＴに対し、スロー判定時間に対応するスロー判定閾値とファスト判定時間に対応するファスト判定閾値とが定められている。そして、ウォッチドッグタイマ９１０は、カウント値ＣＮＴがスロー判定閾値に達したとき、クリア信号の入力がスロー判定時間以上途絶えていると判断して、リセット信号をマイクロコンピュータ９２０に出力する。また、ウォッチドッグタイマ９１０は、クリア信号の入力に応答してカウント値ＣＮＴがリセットされてからカウント値ＣＮＴがファスト判定閾値に達する前に、再度、クリア信号が入力されてカウント値ＣＮＴがリセットされたとき、クリア信号の入力間隔が短すぎると判断してリセット信号をマイクロコンピュータ９２０に出力する。リセット信号が出力される状態は、マイクロコンピュータ９２０がフリーズ又は暴走している状態に相当していると考えられ、マイクロコンピュータ９２０は、リセット信号の入力に応答して再起動する。

特開２０１８−０２２２５６号公報

図１９に示す演算処理システムでは、外付け部品９３０の定数変更を通じてスロー判定時間及びファスト判定時間を変更することができるものの、それらを共通の倍率で増減させることしかできないため、マイクロコンピュータ９２０の設計（ソフトウェア設計）の自由度に制限が加わる。設計の自由度向上は有益である。また、スロー判定時間及びファスト判定時間を可変とするために外付け部品９３０が必須であり、外付け部品９３０を接続するための外部端子９１３をウォッチドッグタイマ９１０に設ける必要がある。

また、発振回路９１１の経年劣化や故障により、発振回路９１１からのクロック信号の周波数が設計周波数から大きく乖離する異常も発生しうる。ウォッチドッグタイマ９１０に異常がある状態でマイクロコンピュータ９２０の動作の監視を継続することは妥当ではないが、図１９の演算処理システムでは、そのような異常の有無を判断することができない。異常の有無を判断できれば、上記のような妥当とは言えない動作を停止する、又は、上位システムにその旨を通知するといったことが可能となり、有益である。

本発明は、部品点数の削減又は監視対象装置の設計自由度向上に寄与するウィンドウ型ウォッチドッグタイマ及び半導体装置を提供することを目的とする。また、本発明は、自身の異常の有無を診断する機能を備えたウィンドウ型ウォッチドッグタイマ及び半導体装置を提供することを目的とする。

本発明に係る第１のウィンドウ型ウォッチドッグタイマは、監視対象装置からのクリア制御が第１時間以上途絶える第１エラー、及び、前記監視対象装置からの連続する２つのクリア制御の間隔が前記第１時間未満の第２時間よりも短い第２エラーの発生有無を監視し、前記第１エラー又は前記第２エラーが検出されたときに所定のエラー信号を出力するウィンドウ型ウォッチドッグタイマにおいて、所定の基準クロック信号を生成する発振回路と、前記基準クロック信号を分周することで分周クロック信号を生成する分周回路と、前記分周クロック信号に基づき前記第１エラー及び前記第２エラーの発生有無を監視する監視回路と、前記分周回路における分周比の可変設定、並びに、前記第１エラー及び前記第２エラーの検出条件の可変設定を通じて、前記第１時間及び前記第２時間を可変設定する設定回路と、を備えたことを特徴とする。

具体的には例えば、前記第１のウィンドウ型ウォッチドッグタイマにおいて、前記設定回路により前記第１時間と前記第２時間との比が可変とされると良い。

また具体的には例えば、前記第１のウィンドウ型ウォッチドッグタイマにおいて、前記監視回路は、前記分周クロック信号のクロック数をカウントすることでカウント値を得るカウンタを有し、前記カウント値と前記第１時間に対応する第１閾値とに基づき前記第１エラーの発生有無を監視するとともに、前記カウント値と前記第２時間に対応する第２閾値とに基づき前記第２エラーの発生有無を監視し、前記設定回路は、前記分周比の可変設定、並びに、前記第１閾値及び前記第２閾値の内の少なくとも一方の可変設定を通じて、前記第１時間及び前記第２時間を可変設定すると良い。

より具体的には例えば、前記第１のウィンドウ型ウォッチドッグタイマにおいて、前記第１閾値及び前記第２閾値の何れか一方は予め定められた固定値を有し、前記設定回路は、前記第１閾値と前記第２閾値との比を指定する第１データに基づき、前記第１閾値及び前記第２閾値の内、前記固定値を有する一方の閾値を基準に他方の閾値を設定することで、前記第１時間と前記第２時間との比を設定し、これに加えて、前記第１データとは異なる第２データに基づき前記分周比を設定することで前記第１時間及び前記第２時間を設定し、前記第１データ及び前記第２データを変更可能に記憶するメモリが、当該ウィンドウ型ウォッチドッグタイマに設けられると良い。

また例えば、前記第１のウィンドウ型ウォッチドッグタイマにおいて、前記発振回路は、所定の第１基準クロック信号を生成する第１発振回路と、所定の第２基準クロック信号を生成する第２発振回路と、を含み、前記分周回路は、前記第１基準クロック信号を分周することで前記分周クロック信号としての第１分周クロック信号を生成する第１分周回路と、前記第１基準クロック信号を分周することで第２分周クロック信号を生成する第２分周回路と、前記第２基準クロック信号を分周することで第３分周クロック信号を生成する第３分周回路と、前記第２基準クロック信号を分周することで第４分周クロック信号を生成する第４分周回路と、を含み、前記監視回路は、前記第１分周クロック信号に基づき前記第１エラー及び前記第２エラーの発生有無を監視し、前記設定回路は、前記第１分周回路における分周比の可変設定、並びに、前記第１エラー及び前記第２エラーの検出条件の可変設定を通じて、前記第１時間及び前記第２時間を可変設定し、前記第１分周クロック信号〜前記第４分周クロック信号に基づき前記第１発振回路を含む診断対象回路の異常の有無を判別する自己診断回路が更に設けられ、前記第３分周クロック信号の周波数は前記第１分周クロック信号の周波数よりも低く設定され且つ前記第４分周クロック信号の周波数は前記第２分周クロック信号の周波数よりも高く設定される、或いは、前記第３分周クロック信号の周波数は前記第１分周クロック信号の周波数よりも高く設定され且つ前記第４分周クロック信号の周波数は前記第２分周クロック信号の周波数よりも低く設定されても良い。

本発明に係る第２のウィンドウ型ウォッチドッグタイマは、監視対象装置からのクリア制御が第１時間以上途絶える第１エラー、及び、前記監視対象装置からの連続する２つのクリア制御の間隔が前記第１時間未満の第２時間よりも短い第２エラーの発生有無を監視し、前記第１エラー又は前記第２エラーが検出されたときに所定のエラー信号を出力するウィンドウ型ウォッチドッグタイマにおいて、所定の第１基準クロック信号を生成する第１発振回路と、前記第１基準クロック信号を分周することで第１分周クロック信号を生成する第１分周回路と、前記第１基準クロック信号を分周することで第２分周クロック信号を生成する第２分周回路と、所定の第２基準クロック信号を生成する第２発振回路と、前記第２基準クロック信号を分周することで第３分周クロック信号を生成する第３分周回路と、前記第２基準クロック信号を分周することで第４分周クロック信号を生成する第４分周回路と、前記第１分周クロック信号に基づき前記第１エラー及び前記第２エラーの発生有無を監視する監視回路と、前記第１分周クロック信号〜前記第４分周クロック信号に基づき前記第１発振回路を含む診断対象回路の異常の有無を判別する自己診断回路と、を備え、前記第３分周クロック信号の周波数は前記第１分周クロック信号の周波数よりも低く設定され且つ前記第４分周クロック信号の周波数は前記第２分周クロック信号の周波数よりも高く設定される、或いは、前記第３分周クロック信号の周波数は前記第１分周クロック信号の周波数よりも高く設定され且つ前記第４分周クロック信号の周波数は前記第２分周クロック信号の周波数よりも低く設定されることを特徴とする。

具体的には例えば、前記第２のウィンドウ型ウォッチドッグタイマにおいて、前記自己診断回路は、前記第１、第２、第３、第４分周クロック信号のクロック数をカウントすることで、第１、第２、第３、第４カウント値を得るカウンタ部を有し、前記第１カウント値と前記第３カウント値との関係、及び、前記第２カウント値と前記第４カウント値との関係に基づき、前記診断対象回路の異常の有無を判別すると良い。

より具体的には例えば、前記第２のウィンドウ型ウォッチドッグタイマにおいて、前記第３分周クロック信号の周波数は前記第１分周クロック信号の周波数よりも低く設定され且つ前記第４分周クロック信号の周波数は前記第２分周クロック信号の周波数よりも高く設定され、前記自己診断回路は、前記第１カウント値が所定の第１基準値に達するまでに前記第３カウント値が所定の第１判定値に達していない場合、又は、前記第４カウント値が所定の第２基準値に達するまでに前記第２カウント値が所定の第２判定値に達していない場合、前記診断対象回路に異常があると判断すると良い。

或いは具体的には例えば、前記第２のウィンドウ型ウォッチドッグタイマにおいて、前記第３分周クロック信号の周波数は前記第１分周クロック信号の周波数よりも高く設定され且つ前記第４分周クロック信号の周波数は前記第２分周クロック信号の周波数よりも低く設定され、前記自己診断回路は、前記第３カウント値が所定の第１基準値に達するまでに前記第１カウント値が所定の第１判定値に達していない場合、又は、前記第２カウント値が所定の第２基準値に達するまでに前記第４カウント値が所定の第２判定値に達していない場合、前記診断対象回路に異常があると判断しても良い。

また例えば、前記第２のウィンドウ型ウォッチドッグタイマにおいて、制御回路と、第１処理〜第３処理を含む起動時診断処理を実行する起動時診断回路と、を更に備え、前記自己診断回路は、前記診断対象回路に異常があると判断したときに所定の異常信号を出力し、前記診断対象回路に異常があると判断しなかったときに所定の正常信号を出力し、前記第２発振回路は、前記第２基準クロック信号の周波数を、所定の基準周波数、前記基準周波数よりも高い高シフト周波数、及び、前記基準周波数よりも低い低シフト周波数の何れかにすることが可能に構成され、前記起動時診断回路は、前記第１処理において、前記第２基準クロック信号の周波数を前記高シフト周波数に設定し、その状態で前記自己診断回路から前記異常信号が出力されるかを確認し、前記第２処理において、前記第２基準クロック信号の周波数を前記基準周波数に設定し、その状態で前記自己診断回路から前記正常信号が出力されるかを確認し、前記第３処理において、前記第２基準クロック信号の周波数を前記低シフト周波数に設定し、その状態で前記自己診断回路から前記異常信号が出力されるかを確認し、前記制御回路は、前記第１処理にて前記異常信号が出力され且つ前記第２処理にて前記正常信号が出力され且つ前記第３処理にて前記異常信号が出力された場合、前記第２基準クロック信号の周波数を前記基準周波数に設定した上で前記監視回路による前記監視を含む通常動作を開始させ、それ以外の場合、所定の異常対応処理を実行しても良い。

本発明に係る半導体装置は、上記の第１又は第２のウィンドウ型ウォッチドッグタイマを備えた半導体装置であって、前記ウィンドウ型ウォッチドッグタイマは半導体集積回路により構成されることを特徴とする。

本発明によれば、部品点数の削減又は監視対象装置の設計自由度向上に寄与するウィンドウ型ウォッチドッグタイマ及び半導体装置を提供することが可能である。或いは、本発明によれば、自身の異常の有無を診断する機能を備えたウィンドウ型ウォッチドッグタイマ及び半導体装置を提供することが可能である。

本発明の第１実施形態に係る演算処理システムの全体構成図である。 図１のマイクロコンピュータによる監視装置への出力信号の波形例を示す図である。 図１の監視装置によるマイクロコンピュータへの出力信号の波形例を示す図である。 図１の監視装置の外観斜視図である。 本発明の第１実施形態に係り、ウォッチドッグタイマにて発生が監視されるスローエラー及びファストエラーの説明図である。 本発明の第１実施形態に係るウォッチドッグタイマの構成図である。 本発明の第２実施形態に係る監視回路の内部構成図である。 本発明の第２実施形態に係り、監視回路に関わる分周クロック信号、カウント値及びクリア信号の関係を示す図である。 本発明の第２実施形態に係り、メモリに記憶されるデータの説明図である。 本発明の第２実施形態に係り、閾値設定データに基づくファスト判定時間及びスロー判定時間の設定方法を説明するための図である。 本発明の第３実施形態に係る自己診断回路の内部構成図である。 本発明の第３実施形態に係り、カウントトリガ信号と単位カウント区間との関係図である。 本発明の第３実施形態に係り、各クロック信号の周波数の具体例を示す図である。 本発明の第３実施形態に係り、各クロック信号の周波数の他の具体例を示す図である。 本発明の第４実施形態に係り、サブ発振回路に周波数調整回路が内包されている様子を示す図である。 本発明の第４実施形態に係り、サブ発振回路から出力されるクロック信号の周波数が、周波数調整回路の状態に依存して変化する様子を示す図である。 本発明の第４実施形態に係り、監視装置の全体フローチャートである。 本発明の第４実施形態に係り、起動時診断処理のフローチャートである。 従来の演算処理システムの概略構成図である。

以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、素子又は部材等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、素子又は部材等の名称を省略又は略記することがある。例えば、後述の“ＣＬＫ_Ｍ”によって参照されるメイン基準クロック信号は（図６参照）、メイン基準クロック信号ＣＬＫ_Ｍと表記されることもあるし、基準クロック信号ＣＬＫ_Ｍ又はクロック信号ＣＬＫ_Ｍと略記されることもあり得るが、それらは全て同じものを指す。

まず、本実施形態の記述にて用いられる幾つかの用語について説明を設ける。レベルとは電位のレベルを指し、任意の信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。任意の信号又は電圧において、ローレベルからハイレベルへの切り替わりをアップエッジと称し、ハイレベルからローレベルへの切り替わりをダウンエッジと称する。周期的にレベルがローレベルとハイレベルとの間で切り替わる任意の信号又は電圧について、当該信号又は電圧の１周期分の区間の長さに対する、当該信号又は電圧のレベルがハイレベルとなる区間の長さの割合を、デューティと称する。

＜＜第１実施形態＞＞
本発明の第１実施形態を説明する。図１は、本発明の第１実施形態に係る演算処理システムの全体構成図である。演算処理システムは、監視装置１と、監視対象装置の例であるマイクロコンピュータ２（以下、マイコン２と表記する）と、ホスト装置３と、を備える。

監視装置１には、入力端子ＴＭ１、出力端子ＴＭ２及び通信用端子ＴＭ３を含む複数の端子が設けられている。監視装置１は、入力端子ＴＭ１及び出力端子ＴＭ２を介してマイコン２に接続されており、通信用端子ＴＭ３を介してホスト装置３に接続されている。通信用端子ＴＭ３は複数の端子にて構成されていて良い。

マイコン２は、所定のプログラムを実行することで該プログラムに従った演算処理を実行する。この際、マイコン２は監視装置１に対して定期的に所定のクリア制御を行うように構成されている。クリア制御はマイコン２から出力される信号ＷＤ_ＩＮを用いて行われる。信号ＷＤ_ＩＮは入力端子ＴＭ１に入力される。

図２（ａ）に信号ＷＤ_ＩＮの波形例を示す。マイコン２の正常動作時において、マイコン２は、５０％のデューティを有する矩形波信号を信号ＷＤ_ＩＮとして出力する。この際、信号ＷＤ_ＩＮのレベルをローレベルからハイレベルに切り替えることがクリア制御に相当し、信号ＷＤ_ＩＮのレベルをハイレベルからローレベルに切り替えることもクリア制御に相当する。但し、信号ＷＤ_ＩＮのアップエッジの発生のみがクリア制御に相当するように、又は、信号ＷＤ_ＩＮのダウンエッジの発生のみがクリア制御に相当するようにしても良く、この場合、図２（ｂ）に示す如く、マイコン２は定期的にパルスを信号ＷＤ_ＩＮに含めれば良い。パルスとは、信号レベルがローレベルからハイレベルに切り替わった後、所定の微小時間を経て信号レベルがハイレベルからローレベルに戻る矩形波を指す。

クリア制御の実行は監視装置１に対するクリア信号の入力に相当すると解される。即ち例えば、図２（ａ）の波形に関して、信号ＷＤ_ＩＮのアップエッジの発生はクリア信号の入力に相当し、信号ＷＤ_ＩＮのダウンエッジの発生もクリア信号の入力に相当する。図２（ｂ）の波形に関しては、信号ＷＤ_ＩＮのアップエッジの発生及び信号ＷＤ_ＩＮのダウンエッジの発生の何れか一方のみがクリア信号の入力に相当する。

監視装置１は、信号ＷＤ_ＩＮに基づきマイコン２が正常に動作しているかを監視し（マイコン２が暴走していないかを監視し）、その監視結果を信号ＷＤ_ＯＵＴとして出力端子ＴＭ２から出力する。監視装置１は、マイコン２が正常に動作していないと判断した場合、所定のエラー信号を信号ＷＤ_ＯＵＴに含めて出力端子ＴＭ２から出力する。

図３に信号ＷＤ_ＯＵＴの波形例を示す。信号ＷＤ_ＯＵＴは原則としてローレベルに維持されており、図３のエラー信号は信号ＷＤ_ＯＵＴに含められるハイレベルの信号に相当する。この場合において、マイコン２が正常に動作していないと判断されたとき、監視装置１は、例えば、信号ＷＤ_ＯＵＴのレベルをローレベルからハイレベルに切り替えることでエラー信号を出力し、所定時間の経過後、エラー信号の出力を停止する（即ち、信号ＷＤ_ＯＵＴのレベルをローレベルに戻す）。或いは、エラー信号の出力は、マイコン２又はホスト装置３から所定信号が入力されるまで継続されても良い。上述のエラー信号は例に過ぎず、エラー信号の形態は任意であって良い。

エラー信号はマイコン２を再起動させるためのリセット信号としてマイコン２に入力されて良い。マイコン２がリセット信号の入力を受けると、マイコン２の動作が一旦停止されてマイコン２が再起動する。即ち、マイコン２が所定のプログラムの実行中にリセット信号の入力を受けると、当該プログラムの実行が終了されて当該プログラムが最初から再度実行開始される。尚、図１に示す状況とは異なるが、エラー信号を含み得る信号ＷＤ_ＯＵＴはホスト装置３に出力されても良い。

監視装置１及びホスト装置３は通信用端子ＴＭ３を介して双方向通信が可能となっている。ここでは、監視装置１及びホスト装置３間で、通信用端子ＴＭ３を介し、ＳＰＩ（Serial Peripheral Interface）通信による信号の送受信が可能であるとする。但し、通信の方式はＳＰＩに限定されない。

図４に監視装置１の外観の例を示す。監視装置１を構成する各回路は半導体にて集積化されている、即ち半導体集積回路により構成されている。監視装置１は、当該半導体集積回路を樹脂にて構成された筐体（パッケージ）内に封入することで形成された半導体装置（電子部品）に相当する、又は、当該半導体装置の構成要素に含まれる。監視装置１を含む半導体装置の筐体には、半導体装置の外部に対し筐体から露出した外部端子が複数設けられている。その複数の外部端子に、上述の入力端子ＴＭ１、出力端子ＴＭ２及び通信用端子ＴＭ３が含まれる。尚、図４に示される外部端子の数は例示に過ぎないし、上記筐体の種類は任意である。また、監視装置１を構成する回路の任意の一部又は全部をディスクリート部品を用いて構成するようにしても良い。

監視装置１は、ウォッチドッグタイマ（以下、ＷＤＴと称する）１０を内蔵しており、ＷＤＴ１０によりマイコン２が正常に動作しているか否かを監視する。監視装置１におけるＷＤＴ１０は、いわゆるウィンドウ型ＷＤＴである。故に、ＷＤＴ１０は、以下のスローエラー及びファストエラーの発生有無を監視し、スローエラー又はファストエラーが検出されたときにエラー信号を出力端子ＴＭ２から出力する。

スローエラーは、図５（ａ）に示す如く、マイコン２からのクリア制御が所定のスロー判定時間Ｔ_ＳＬＷ以上途絶えるエラーを指す（図５（ａ）では、図２（ａ）に示すタイプの信号ＷＤ_ＩＮが入力されると仮定；後述の図５（ｂ）でも同様）。故に、ＷＤＴ１０は、マイコン２からのクリア信号の入力を受けた後、次回のクリア信号の入力を待機し、所定のスロー判定時間Ｔ_ＳＬＷが経過しても次回のクリア信号が入力されないとき、スローエラーが発生していると判断及び検出する。

ファストエラーは、図５（ｂ）に示す如く、マイコン２からの連続する２つのクリア制御の間隔が所定のファスト判定時間Ｔ_ＦＳＴよりも短いエラーを指す。故に、ＷＤＴ１０は、マイコン２からのクリア信号の入力を受けた後、次回のクリア信号の入力を待機し、所定のファスト判定時間Ｔ_ＦＳＴが経過する前に次回のクリア信号が入力されたとき、ファストエラーが発生していると判断及び検出する。

スロー判定時間Ｔ_ＳＬＷはファスト判定時間Ｔ_ＦＳＴよりも長い。マイコン２が正常動作しているとき、マイコン２は、スロー判定時間Ｔ_ＳＬＷよりも短く且ファスト判定時間Ｔ_ＦＳＴよりも長い一定の間隔でクリア制御を監視装置１に対して実行する。このため、マイコン２が正常動作しているときには、スローエラーもファストエラーも検知されない。しかしながら、プログラムのフリーズ又は暴走等が発生すると、スローエラー又はファストエラーが検知される。

図６に、ＷＤＴ１０の構成ブロック図を示す。ＷＤＴ１０は、メイン発振回路１１Ｍと、サブ発振回路１１Ｓと、分周回路１２［１］〜１２［４］と、処理ブロック１３と、を備える。

メイン発振回路１１Ｍは、所定の第１基準周波数を有するメイン基準クロック信号ＣＬＫ_Ｍを生成及び出力する。サブ発振回路１１Ｓは、所定の第２基準周波数を有するサブ基準クロック信号ＣＬＫ_Ｓを生成及び出力する。クロック信号ＣＬＫ_Ｍ及びＣＬＫ_Ｓを含む任意のクロック信号は、信号レベルが交互にローレベル及びハイレベルとなる矩形波信号であって、通常、５０％のデューティを有する。第１基準周波数と第２基準周波数とは互いに一致していても良いし、互いに異なっていても良い。

分周回路１２［１］はメイン基準クロック信号ＣＬＫ_Ｍを分周することで分周クロック信号Ｄ［１］を生成する。分周回路１２［２］はメイン基準クロック信号ＣＬＫ_Ｍを分周することで分周クロック信号Ｄ［２］を生成する。分周回路１２［１］及び１２［２］の分周比は互いに異なっているが、これについては後述される。分周回路１２［１］及び１２［２］の内、一方の分周回路の分周比が“１”となることがあっても良い。分周回路１２［１］の分周比が“１”であるとき、分周クロック信号Ｄ［１］はメイン基準クロック信号ＣＬＫ_Ｍと同じ周波数を持つ（分周回路１２［２］についても同様）。

分周回路１２［３］はサブ基準クロック信号ＣＬＫ_Ｓを分周することで分周クロック信号Ｄ［３］を生成する。分周回路１２［４］はサブ基準クロック信号ＣＬＫ_Ｓを分周することで分周クロック信号Ｄ［４］を生成する。分周回路１２［３］及び１２［４］の分周比は互いに異なっているが、これについては後述される。分周回路１２［３］及び１２［４］の内、一方の分周回路の分周比が“１”となることがあっても良い。分周回路１２［３］の分周比が“１”であるとき、分周クロック信号Ｄ［３］はサブ基準クロック信号ＣＬＫ_Ｓと同じ周波数を持つ（分周回路１２［４］についても同様）。

処理ブロック１３は、監視回路１４と、設定回路１５と、メモリ１６と、制御回路１７と、自己診断回路１８と、起動時診断回路１９と、出荷時調整データ格納部２０と、を備える。

監視回路１４は、信号ＷＤ_ＩＮ及び分周クロック信号Ｄ［１］に基づきスローエラー及びファストエラーの発生有無を監視し、その監視結果に基づく信号ＷＤ_ＯＵＴを出力する。スローエラー又はファストエラーの発生が検出されたときには、上述の如くエラー信号が信号ＷＤ_ＯＵＴに含められて出力端子ＴＭ２から出力される。

制御回路１７は処理ブロック１３内の動作を統括的に制御する。設定回路１５、メモリ１６、自己診断回路１８、起動時診断回路１９及び出荷時調整データ格納部２０の機能については後述される。

上述の構成及び動作の詳細例や応用例、変形例を、以下の第２〜第５実施形態の中で説明する。第１実施形態において上述した事項は、特に記述無き限り且つ矛盾無き限り、以下の第２〜第５実施形態に適用される。以下の各実施形態において、上述と矛盾する事項については以下の各実施形態での記載が優先されて良い。また矛盾無き限り、第１〜第５実施形態の内、任意の実施形態に記載した事項を、他の任意の実施形態に適用することもできる（即ち複数の実施形態の内の任意の２以上の実施形態を組み合わせることも可能である）。

＜＜第２実施形態＞＞
本発明の第２実施形態を説明する。第２実施形態では、スロー判定時間Ｔ_ＳＬＷ及びファスト判定時間Ｔ_ＦＳＴを可変設定する方法を説明する。本方法を実現することだけを目的とした場合、サブ発振回路１１Ｓ、分周回路１２［２］〜１２［４］、自己診断回路１８及び起動時診断回路１９は不要であって、それらはＷＤＴ１０から削除されて良い。

設定回路１５は、メモリ１６の記憶内容に基づき、分周回路１２［１］の分周比を可変設定すると共に監視回路１４によるスローエラー及びファストエラーの検出条件を可変設定し、これによってスロー判定時間Ｔ_ＳＬＷ及びファスト判定時間Ｔ_ＦＳＴを可変設定する。この際例えば、スロー判定時間Ｔ_ＳＬＷ及びファスト判定時間Ｔ_ＦＳＴ間の比も可変とされると良い。これらの実現方法を具体的に説明する。

図７に示す如く、監視回路１４にはカウンタ３１が設けられている。カウンタ３１は、分周クロック信号Ｄ［１］のクロック数をカウントし、カウントしたクロック数をカウント値Ｃ［１］として生成する。

分周クロック信号Ｄ［１］を含む任意のクロック信号に関し、クロック数とは、当該クロック信号において生じるアップエッジの個数を表す、又は、当該クロック信号において生じるダウンエッジの個数を表す。ここでは、説明の具体化のため、クロック信号において生じるアップエッジの個数によりクロック数が表されるものとする（後述の任意のクロック数についても同様）。そうすると、分周クロック信号Ｄ［１］においてアップエッジが生じるたびに、カウント値Ｃ［１］に“１”が加算される。

カウンタ３１には信号ＷＤ_ＩＮが供給される。カウンタ３１は、信号ＷＤ_ＩＮを参照し、クリア信号の入力に応答してカウント値Ｃ［１］をリセットする。カウント値Ｃ［１］を含む任意のカウント値に関し、カウント値をリセットするとはカウント値に“０”を代入することを意味する。故に、クリア信号が入力される度にカウント値Ｃ［１］には“０”が代入される。

図８に、分周クロック信号Ｄ［１］とカウント値Ｃ［１］とクリア信号との関係を示す。カウント値Ｃ［１］に対して、スロー判定時間Ｔ_ＳＬＷに対応するスロー判定閾値ＴＨ_ＳＬＷと、ファスト判定時間Ｔ_ＦＳＴに対応するファスト判定閾値ＴＨ_ＦＳＴが定められている。

カウント値Ｃ［１］がスロー判定閾値ＴＨ_ＳＬＷに達することは、マイコン２からのクリア制御（クリア信号の入力）が所定のスロー判定時間Ｔ_ＳＬＷ以上途絶えていることを表す。故に、監視回路１４は、カウント値Ｃ［１］がスロー判定閾値ＴＨ_ＳＬＷに達したとき、スローエラーが発生していると判断する。この際、上述の如くエラー信号が信号ＷＤ_ＯＵＴに含められて出力端子ＴＭ２から出力される。

カウント値Ｃ［１］がファスト判定閾値ＴＨ_ＳＬＷに達する前にカウント値Ｃ［１］がリセットされることは、マイコン２からの連続する２つのクリア制御の間隔（隣接する２つのクリア信号の入力間隔）が所定のファスト判定時間Ｔ_ＦＳＴよりも短いことを表す。故に、監視回路１４は、クリア信号の入力に応答してカウント値Ｃ［１］がリセットされてからカウント値Ｃ［１］がファスト判定閾値ＴＨ_ＳＬＷに達する前に、再度、クリア信号が入力されてカウント値Ｃ［１］がリセットされたとき、ファストエラーが発生していると判断する。この際、上述の如くエラー信号が信号ＷＤ_ＯＵＴに含められて出力端子ＴＭ２から出力される。

上述の説明から理解されるように、スロー判定時間Ｔ_ＳＬＷは分周クロック信号Ｄ［１］の周期とスロー判定閾値ＴＨ_ＳＬＷとの積で表され、ファスト判定時間Ｔ_ＦＳＴは分周クロック信号Ｄ［１］の周期とファスト判定閾値ＴＨ_ＦＳＴとの積で表される。

分周回路１２［１］は、メイン基準クロック信号ＣＬＫ_Ｍから分周クロック信号Ｄ［１］を生成する際の分周比が可変となるように構成されており、設定回路１５は、メモリ１６に記憶された分周比設定データＤＴａに基づき（図９参照）、分周回路１２［１］の分周比を制御及び設定する。分周比設定データＤＴａは分周回路１２［１］の分周比を指定するデータである。分周される前のクロック信号（分周回路１２［１］についてはメイン基準クロック信号ＣＬＫ_Ｍ）の周波数と、分周された後のクロック信号（分周回路１２［１］については分周クロック信号Ｄ［１］）の周波数との比が、“Ｎ：１”で表される場合、当該分周における分周比は“Ｎ”である（Ｎは２以上の整数）。分周回路１２［１］の分周比が変更されれば、スロー判定時間Ｔ_ＳＬＷ及びファスト判定時間Ｔ_ＦＳＴ間の比が固定されたままで、スロー判定時間Ｔ_ＳＬＷ及びファスト判定時間Ｔ_ＦＳＴが変化する。

更に、設定回路１５は、メモリ１６に記憶された閾値設定データＤＴｂに基づき（図９参照）、スロー判定閾値ＴＨ_ＳＬＷ及びファスト判定閾値ＴＨ_ＦＳＴの内、少なくとも一方を可変設定する。これにより、スロー判定時間Ｔ_ＳＬＷ及びファスト判定時間Ｔ_ＦＳＴ間の比が可変設定される。

ホスト装置３は、通信用端子ＴＭ３を介して所定の設定信号を監視装置１に送信することにより、メモリ１６に記憶される分周比設定データＤＴａ及び閾値設定データＤＴｂを自由に変更することができる。メモリ１６は、データＤＴａ及びＤＴｂを変更可能に記憶する記憶手段であれば任意であり、レジスタのような揮発性メモリであっても良いし、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）のような不揮発性メモリであっても良い。

閾値設定データＤＴｂは、判定閾値ＴＨ_ＳＬＷ及びＴＨ_ＦＳＴ間の比（換言すれば判定時間Ｔ_ＳＬＷ及びＴ_ＦＳＴ間の比）を指定するデータであっても良い。判定閾値ＴＨ_ＳＬＷ及びＴＨ_ＦＳＴ間の比を指定するデータを閾値設定データＤＴｂとする方法を、便宜上、比データ設定方法と称する。

図１０に、比データ設定方法が用いられるときであって且つ上記比が４段階で可変されるときの判定時間Ｔ_ＳＬＷ及びＴ_ＦＳＴ間の関係例を示す。図１０の例において、判定閾値ＴＨ_ＦＳＴは予め定められた固定値を持ち、且つ、閾値設定データＤＴｂは、２ビット分のデジタルデータにより構成され、二進数表記で“００”、“０１”、“１０”、“１１”の何れかの値をとる。そして、
閾値設定データＤＴｂが“００”であるときには、判定閾値ＴＨ_ＦＳＴと判定閾値ＴＨ_ＳＬＷとの比が“１：２”に設定されることで、判定時間Ｔ_ＦＳＴと判定時間Ｔ_ＳＬＷとの比が“１：２”に設定され、
閾値設定データＤＴｂが“０１”であるときには、判定閾値ＴＨ_ＦＳＴと判定閾値ＴＨ_ＳＬＷとの比が“１：４”に設定されることで、判定時間Ｔ_ＦＳＴと判定時間Ｔ_ＳＬＷとの比が“１：４”に設定され、
閾値設定データＤＴｂが“１０”であるときには、判定閾値ＴＨ_ＦＳＴと判定閾値ＴＨ_ＳＬＷとの比が“１：８”に設定されることで、判定時間Ｔ_ＦＳＴと判定時間Ｔ_ＳＬＷとの比が“１：８”に設定され、
閾値設定データＤＴｂが“１１”であるときには、判定閾値ＴＨ_ＦＳＴと判定閾値ＴＨ_ＳＬＷとの比が“１：１６”に設定されることで、判定時間Ｔ_ＦＳＴと判定時間Ｔ_ＳＬＷとの比が“１：１６”に設定される。

このような比データ設定方法を用いれば、効率的な設定が可能となり、メモリ１６の必要容量を小さく抑えることもできる。

比データ設定方法の実現方法は図１０に示す例に限定されない。故に、比データ設定方法が用いられるときの判定時間Ｔ_ＳＬＷ及びＴ_ＦＳＴ間の比の可変段階数は４段階以外でも良いし、その比の可変のさせ方も、図１０に示すような、２のべき乗を利用する方法に限定されない。即ち例えば、閾値設定データＤＴｂに応じて、判定時間Ｔ_ＦＳＴと判定時間Ｔ_ＳＬＷとの比が、“１：２”、“１：３”、“１：４”、“１：５”及び“１：６”の何れかとなるように監視回路１４及び設定回路１５が構成されていても良い。

また、比データ設定方法が用いられるときにおいて、図１０の例のようにファスト判定閾値ＴＨ_ＦＳＴが予め定められた固定値を持つ場合には、閾値設定データＤＴｂに応じ、ファスト判定閾値ＴＨ_ＦＳＴを基準にスロー判定閾値ＴＨ_ＳＬＷが可変設定されることになるが、ファスト判定閾値ＴＨ_ＦＳＴではなくスロー判定閾値ＴＨ_ＳＬＷに予め定められた固定値を持たせた上で、閾値設定データＤＴｂに応じ、スロー判定閾値ＴＨ_ＳＬＷを基準にファスト判定閾値ＴＨ_ＦＳＴを可変設定するようにしても良い。

即ちまとめると、比データ設定方法が用いられるとき、スロー判定閾値ＴＨ_ＳＬＷ及びファスト判定閾値ＴＨ_ＦＳＴの何れか一方は予め定められた固定値を有し、設定回路１５は、判定閾値ＴＨ_ＳＬＷ及びＴＨ_ＦＳＴ間の比を指定する閾値設定データＤＴｂに基づき、判定閾値ＴＨ_ＳＬＷ及びＴＨ_ＦＳＴの内、固定値を有する一方の判定閾値を基準に他方の判定閾値を設定することで、判定時間Ｔ_ＳＬＷ及びＴ_ＦＳＴ間の比を可変設定する。これに加えて、設定回路１５は、分周比設定データＤＴａに基づき分周回路１２［１］の分周比を制御及び設定し、これによって判定時間Ｔ_ＳＬＷ及びＴ_ＦＳＴを設定する（即ち判定時間Ｔ_ＳＬＷ及びＴ_ＦＳＴの夫々の長さを定める）。

設定回路１５は、比データ設定方法に分類されない方法を用いても良い。即ち例えば、閾値設定データＤＴｂは判定閾値ＴＨ_ＳＬＷ及びＴＨ_ＦＳＴを個別に指定するデータであっても良く、この場合、閾値設定データＤＴｂに従って設定回路１５は、判定閾値ＴＨ_ＳＬＷ及びＴＨ_ＦＳＴを個別に可変設定することになる。

第２実施形態によれば、抵抗やコンデンサのような外付け部品を必要とすることなく（故に、外付け部品を接続するための外部端子を必要とすることなく）、スローエラー及びファストエラーを判定するためのスロー判定時間及びファスト判定時間を容易に可変設定することが可能となる。抵抗やコンデンサのような外付け部品を用いてウィンドウ型ＷＤＴを構成した場合において、抵抗の抵抗値又はコンデンサの静電容量値を可変することでもスロー判定時間及びファスト判定時間は可変となるが、この場合には、スロー判定時間及びファスト判定時間が共通の倍率にて増減することになり、スロー判定時間及びファスト判定時間間の比は不変である。これに対し、第２実施形態の方法を用いれば、スロー判定時間及びファスト判定時間間の比も可変となり、マイコン２の設計の自由度が増す、又は、マイコン２を含むシステム全体の設計の自由度が増す。

＜＜第３実施形態＞＞
本発明の第３実施形態を説明する。第３実施形態では、図６の自己診断回路１８にて実行される自己診断処理について説明する。自己診断処理は分周クロック信号Ｄ［１］〜Ｄ［４］に基づき診断対象回路の異常の有無を判別する処理であり、自己診断回路１８は、ＷＤＴ１０を含む監視装置１の起動後、継続的に自己診断処理を実行することができる。診断対象回路の異常の有無の判別は、換言すれば、診断対象回路の正常又は異常の判別である。

診断対象回路は少なくともメイン発振回路１１Ｍを含む。メイン発振回路１１Ｍの経年劣化や故障などにより、メイン基準クロック信号ＣＬＫ_Ｍの周波数が、設計された所望の周波数（即ち上記第１基準周波数）から問題が生じる程度にずれてくると、ＷＤＴ１０によるマイコン２の動作の監視を正しく行うことができない。自己診断処理では、このようなずれの有無を診断することができる。但し、この診断では、後述されるようにサブ発振回路１１Ｓが利用され、仮にメイン発振回路１１Ｍが正常である一方でサブ発振回路１１Ｓに異常がある場合でも、診断対象回路に異常があると判断されうる。故に、サブ発振回路１１Ｓも診断対象回路に含まれると考えることもできる。更に、自己診断処理は分周クロック信号Ｄ［１］〜Ｄ［４］に基づいて実行されるため、分周回路１２［１］〜１２［４］の何れかにおいて異常が生じている場合でも、診断対象回路に異常があると判断されうる。故に、分周回路１２［１］〜１２［４］も診断対象回路に含まれると考えることもできる。

図１１に示す如く、自己診断回路１８には、カウンタ４１［１］〜４１［４］を含むカウンタ部４０が設けられている。カウンタ部４０におけるカウンタは、対応する分周クロック信号のクロック数をカウントし、カウントしたクロック数をカウント値として生成する。カウンタ４１［１］〜４１［４］に対応する分周クロック信号は、夫々、分周クロック信号Ｄ［１］〜Ｄ［４］である。即ち、カウンタ４１［ｉ］は、分周クロック信号Ｄ［ｉ］のクロック数をカウントし、カウントしたクロック数をカウント値Ｃａ［ｉ］として生成する（ｉは整数）。

カウンタ４１［１］〜４１［４］にはカウントトリガ信号が同時に入力される。カウンタ４１［１］〜４１［４］の動作は互いに同じであるため、カウンタ４１［１］〜４１［４］の何れかを指すカウンタ４１［ｉ］に注目してカウンタの動作を説明する（ｉは整数）。カウンタ４１［ｉ］は、カウントトリガ信号の入力に応答してカウント値Ｃａ［ｉ］をリセットし（即ちカウント値Ｃａ［ｉ］に“０”を代入し）、その後、分周クロック信号Ｄ［ｉ］においてアップエッジが生じるたびにカウント値Ｃａ［ｉ］に“１”を加算する。

図１２に示すように、カウントトリガ信号は周期的に繰り返しカウンタ４１［１］〜４１［４］に入力され、カウントトリガ信号が入力されるたびに上述のカウント動作が実行される。或るカウントトリガ信号の入力タイミングから、次のカウントトリガ信号の入力タイミングまでの区間を、便宜上、単位カウント区間と称する。自己診断回路１８は、クロック信号ＣＬＫ_Ｍ、ＣＬＫ_Ｓ及びＤ［１］〜Ｄ［４］に基づいて、又は、それらとは異なるクロック信号に基づいて、カウントトリガ信号を発生させることができる。或いは、信号ＷＤ_ＩＮにおけるクリア信号に基づきカウントトリガ信号が生成されても良い。

自己診断回路１８は、カウント値Ｃａ［１］とカウント値Ｃａ［３］との関係及びカウント値Ｃａ［２］とカウント値Ｃａ［４］との関係に基づき診断対象回路の異常の有無を判別し（換言すれば診断対象回路の正常又は異常を判別し）、診断対象回路の異常の有無の判別結果を示す診断結果信号Ｓｉｇ１を出力する。自己診断回路１８は、このような判別及び診断結果信号Ｓｉｇ１の出力を単位カウント区間ごとに実行して良い。診断結果信号Ｓｉｇ１は異常信号と正常信号の何れかを表す。ここでは、診断結果信号Ｓｉｇ１は１ビットデジタル信号であるとし、ハイレベルの診断結果信号Ｓｉｇ１は異常信号を表し、ローレベルの診断結果信号Ｓｉｇ１は正常信号を表すものとする（図１１参照）。診断結果信号Ｓｉｇ１は処理ブロック１３内の制御回路１７（図６参照）に入力される。制御回路１７は、診断結果信号Ｓｉｇ１に基づいて所定の処理を実行することができる（詳細は他の実施形態にて後述）。

自己診断処理の実現するためには、後述の第１周波数条件及び第２周波数条件の何れかを満たす必要があり、上記の判別の具体的な方法は、第１周波数条件が満たされるときと第２周波数条件が満たされるときとで互いに異なる。故に、当該方法の説明の具体化のため、第１周波数条件を満たす実施例ＥＸ３＿１と第２周波数条件を満たす実施例ＥＸ３＿２とを分けて説明する。

［実施例ＥＸ３＿１］
実施例ＥＸ３＿１を説明する。実施例ＥＸ３＿１では、第１周波数条件を満たした上で自己診断処理が実行される。第１周波数条件は、分周クロック信号Ｄ［３］の周波数が分周クロック信号Ｄ［１］の周波数よりも低く設定され、且つ、分周クロック信号Ｄ［４］の周波数が分周クロック信号Ｄ［２］の周波数よりも高く設定されるという条件である。

図１３を参照し、具体的な数値例を挙げて実施例ＥＸ３＿１に係る自己診断処理を説明する。図１３には、発振回路１１Ｍ及び１１Ｓ並びに分周回路１２［１］〜１２［４］に何ら異常が無く、それらが設計通りに動作しているときの、各クロック信号の周波数の具体例が示されている。ここでは、メイン基準クロック信号ＣＬＫ_Ｍの周波数の設計値である第１基準周波数、及び、サブ基準クロック信号ＣＬＫ_Ｓの周波数の設計値である第２基準周波数が、共に、２．２ＭＨｚ（メガヘルツ）であるとする。但し、それらの設計値は互いに異なっても良い。

実施例ＥＸ３＿１において、分周回路１２［１］〜１２［４］の分周比は上述の第１周波数条件を満たすように設定される。ここでは、分周回路１２［１］〜１２［４］の分周比が、夫々、２、４、４、２、であることを想定する。そうすると、分周クロック信号Ｄ［１］〜Ｄ［４］の周波数の設計値は、夫々、１．１ＭＨｚ、０．５５ＭＨｚ、０．５５ＭＨｚ、１．１ＭＨｚ、となる。

第３実施形態を第２実施形態と組み合わせて実施するか否かは任意である。第２実施形態と第３実施形態との組み合わせを考慮しない場合にあっては、分周回路１２［１］〜１２［４］の分周比は固定されていて良い。但し、第２実施形態に示す方法と第３実施形態に示す方法の双方をＷＤＴ１０で実現する場合にあっては、分周回路１２［１］の分周比が第２実施形態に示す如く分周比設定データＤＴａに基づき可変設定される。故に、分周回路１２［１］の分周比の可変設定を実現した上で第１周波数条件を満たすべく、分周回路１２［２］〜１２［４］の分周比も夫々に可変となるように分周回路１２［２］〜１２［４］を構成しておくと良い。例えば、図１３の状況とは異なり、分周回路１２［１］の分周比が分周比設定データＤＴａに基づき“４”に設定されている状況では、分周回路１２［２］〜１２［４］の分周比を、夫々、“８”、“８”、“４”に設定すれば良い。この際、分周回路１２［１］〜１２［４］の分周比の制御及び設定は、設定回路１５により実現される。

自己診断回路１８は、各単位カウント区間において、カウント値Ｃａ［１］とカウント値Ｃａ［３］との関係に基づき、診断対象回路の異常の有無を判別できる。具体的には、自己診断回路１８は、カウント値Ｃａ［１］を所定の第１基準値ＶＡＬ_Ａ１と対比する機能とカウント値Ｃａ［３］を所定の第１判定値ＶＡＬ_Ｂ１と対比する機能を備え、各単位カウント区間において、カウント値Ｃａ［１］が第１基準値ＶＡＬ_Ａ１に達するまでにカウント値Ｃａ［３］が第１判定値ＶＡＬ_Ｂ１に達していない場合、診断対象回路に異常があると判断する。

診断対象回路が正常である場合、図１３に示した周波数の設計値の例では、各単位カウント区間において、カウント値Ｃａ［１］はカウント値Ｃａ［３］の２倍程度になるはずである。故に例えば、（ＶＡＬ_Ａ１，ＶＡＬ_Ｂ１）＝（１０００，４９０）とされる。

各単位カウント区間において、カウント値Ｃａ［１］が第１基準値ＶＡＬ_Ａ１に達するまでにカウント値Ｃａ［３］が第１判定値ＶＡＬ_Ｂ１に達していない場合、診断対象回路には、メインファスト異常及びサブスロー異常の何れかが発生していると推測される。メインファスト異常は、メイン基準クロック信号ＣＬＫ_Ｍの周波数が、設計値である第１基準周波数（ここでは２．２ＭＨｚ）よりも高くなりすぎる異常である。サブスロー異常は、サブ基準クロック信号ＣＬＫ_Ｓの周波数が、設計値である第２基準周波数（ここでは２．２ＭＨｚ）よりも低くなりすぎる異常である。自己診断回路１８は、それらの内、どちらの異常が発生しているのかまでは判別できないが、メインファスト異常の可能性がある状況下ではマイコン２の動作の監視を正しく行うことができないので、カウント値Ｃａ［１］及びＣａ［３］の関係に基づき診断対象回路に異常があると判断した場合には、診断結果信号Ｓｉｇ１として異常信号を出力する。

また、自己診断回路１８は、各単位カウント区間において、カウント値Ｃａ［２］とカウント値Ｃａ［４］との関係に基づき、診断対象回路の異常の有無を判別できる。具体的には、自己診断回路１８は、カウント値Ｃａ［４］を所定の第２基準値ＶＡＬ_Ａ２と対比する機能とカウント値Ｃａ［２］を所定の第２判定値ＶＡＬ_Ｂ２と対比する機能を備え、各単位カウント区間において、カウント値Ｃａ［４］が第２基準値ＶＡＬ_Ａ２に達するまでにカウント値Ｃａ［２］が第２判定値ＶＡＬ_Ｂ２に達していない場合、診断対象回路に異常があると判断する。

診断対象回路が正常である場合、図１３に示した周波数の設計値の例では、各単位カウント区間において、カウント値Ｃａ［４］はカウント値Ｃａ［２］の２倍程度になるはずである。故に例えば、（ＶＡＬ_Ａ２，ＶＡＬ_Ｂ２）＝（１０００，４９０）とされる。第２基準値ＶＡＬ_Ａ２は上述の第１基準値ＶＡＬ_Ａ１と同じものであっても良いし、第１基準値ＶＡＬ_Ａ１と異なっていても良い（後述の実施例ＥＸ３＿２でも同様）。これに類似して、第２判定値ＶＡＬ_Ｂ２は上述の第１判定値ＶＡＬ_Ｂ１と同じものであっても良いし、第１判定値ＶＡＬ_Ｂ１と異なっていても良い（後述の実施例ＥＸ３＿２でも同様）。

各単位カウント区間において、カウント値Ｃａ［４］が第２基準値ＶＡＬ_Ａ２に達するまでにカウント値Ｃａ［２］が第２判定値ＶＡＬ_Ｂ２に達していない場合、診断対象回路には、メインスロー異常及びサブファスト異常の何れかが発生していると推測される。メインスロー異常は、メイン基準クロック信号ＣＬＫ_Ｍの周波数が、設計値である第１基準周波数（ここでは２．２ＭＨｚ）よりも低くなりすぎる異常である。サブファスト異常は、サブ基準クロック信号ＣＬＫ_Ｓの周波数が、設計値である第２基準周波数（ここでは２．２ＭＨｚ）よりも高くなりすぎる異常である。自己診断回路１８は、それらの内、どちらの異常が発生しているのかまでは判別できないが、メインスロー異常の可能性がある状況下ではマイコン２の動作の監視を正しく行うことができないので、カウント値Ｃａ［２］及びＣａ［４］の関係に基づき診断対象回路に異常があると判断した場合には、診断結果信号Ｓｉｇ１として異常信号を出力する。

自己診断回路１８は、カウント値Ｃａ［１］及びＣａ［３］の関係に基づき診断対象回路に異常があると判断せず且つカウント値Ｃａ［２］及びＣａ［４］の関係に基づき診断対象回路に異常があると判断しなかった場合には、診断結果信号Ｓｉｇ１として正常信号を出力する。即ち、或る単位カウント区間において、カウント値Ｃａ［１］が第１基準値ＶＡＬ_Ａ１に達するまでにカウント値Ｃａ［３］が第１判定値ＶＡＬ_Ｂ１に達しており且つカウント値Ｃａ［４］が第２基準値ＶＡＬ_Ａ２に達するまでにカウント値Ｃａ［２］が第２判定値ＶＡＬ_Ｂ２に達している場合、自己診断回路１８は、当該単位カウント区間に対する診断結果信号Ｓｉｇ１として正常信号を出力する。

［実施例ＥＸ３＿２］
実施例ＥＸ３＿２を説明する。実施例ＥＸ３＿２では、第２周波数条件を満たした上で自己診断処理が実行される。第２周波数条件は、分周クロック信号Ｄ［３］の周波数が分周クロック信号Ｄ［１］の周波数よりも高く設定され、且つ、分周クロック信号Ｄ［４］の周波数が分周クロック信号Ｄ［２］の周波数よりも低く設定されるという条件である。

図１４を参照し、具体的な数値例を挙げて実施例ＥＸ３＿２に係る自己診断処理を説明する。図１４には、発振回路１１Ｍ及び１１Ｓ並びに分周回路１２［１］〜１２［４］に何ら異常が無く、それらが設計通りに動作しているときの、各クロック信号の周波数の具体例が示されている。実施例ＥＸ３＿１と同様、ここでは、メイン基準クロック信号ＣＬＫ_Ｍの周波数の設計値である第１基準周波数、及び、サブ基準クロック信号ＣＬＫ_Ｓの周波数の設計値である第２基準周波数が、共に、２．２ＭＨｚ（メガヘルツ）であるとする。但し、それらの設計値は互いに異なっても良い。

実施例ＥＸ３＿２において、分周回路１２［１］〜１２［４］の分周比は上述の第２周波数条件を満たすように設定される。ここでは、分周回路１２［１］〜１２［４］の分周比が、夫々、４、２、２、４、であることを想定する。そうすると、分周クロック信号Ｄ［１］〜Ｄ［４］の周波数の設計値は、夫々、０．５５ＭＨｚ、１．１ＭＨｚ、１．１ＭＨｚ、０．５５ＭＨｚ、となる。

実施例ＥＸ３＿１でも述べたように第３実施形態を第２実施形態と組み合わせて実施するか否かは任意である。第２実施形態と第３実施形態との組み合わせを考慮しない場合にあっては、分周回路１２［１］〜１２［４］の分周比は固定されていて良い。但し、第２実施形態に示す方法と第３実施形態に示す方法の双方をＷＤＴ１０で実現する場合にあっては、分周回路１２［１］の分周比が第２実施形態に示す如く分周比設定データＤＴａに基づき可変設定される。故に、分周回路１２［１］の分周比の可変設定を実現した上で第２周波数条件を満たすべく、分周回路１２［２］〜１２［４］の分周比も夫々に可変となるように分周回路１２［２］〜１２［４］を構成しておくと良い。例えば、図１４の状況とは異なり、分周回路１２［１］の分周比が分周比設定データＤＴａに基づき“８”に設定されている状況では、分周回路１２［２］〜１２［４］の分周比を、夫々、“４”、“４”、“８”に設定すれば良い。この際、分周回路１２［１］〜１２［４］の分周比の制御及び設定は、設定回路１５により実現される。

自己診断回路１８は、各単位カウント区間において、カウント値Ｃａ［１］とカウント値Ｃａ［３］との関係に基づき、診断対象回路の異常の有無を判別できる。具体的には、自己診断回路１８は、カウント値Ｃａ［３］を所定の第１基準値ＶＡＬ_Ａ１と対比する機能とカウント値Ｃａ［１］を所定の第１判定値ＶＡＬ_Ｂ１と対比する機能を備え、各単位カウント区間において、カウント値Ｃａ［３］が第１基準値ＶＡＬ_Ａ１に達するまでにカウント値Ｃａ［１］が第１判定値ＶＡＬ_Ｂ１に達していない場合、診断対象回路に異常があると判断する。

診断対象回路が正常である場合、図１４に示した周波数の設計値の例では、各単位カウント区間において、カウント値Ｃａ［３］はカウント値Ｃａ［１］の２倍程度になるはずである。故に例えば、（ＶＡＬ_Ａ１，ＶＡＬ_Ｂ１）＝（１０００，４９０）とされる。

各単位カウント区間において、カウント値Ｃａ［３］が第１基準値ＶＡＬ_Ａ１に達するまでにカウント値Ｃａ［１］が第１判定値ＶＡＬ_Ｂ１に達していない場合、診断対象回路には、メインスロー異常及びサブファスト異常の何れかが発生していると推測される。メインスロー異常及びサブファスト異常の意義は上述した通りである。自己診断回路１８は、それらの内、どちらの異常が発生しているのかまでは判別できないが、メインスロー異常の可能性がある状況下ではマイコン２の動作の監視を正しく行うことができないので、カウント値Ｃａ［１］及びＣａ［３］の関係に基づき診断対象回路に異常があると判断した場合には、診断結果信号Ｓｉｇ１として異常信号を出力する。

また、自己診断回路１８は、各単位カウント区間において、カウント値Ｃａ［２］とカウント値Ｃａ［４］との関係に基づき、診断対象回路の異常の有無を判別できる。具体的には、自己診断回路１８は、カウント値Ｃａ［２］を所定の第２基準値ＶＡＬ_Ａ２と対比する機能とカウント値Ｃａ［４］を所定の第２判定値ＶＡＬ_Ｂ２と対比する機能を備え、各単位カウント区間において、カウント値Ｃａ［２］が第２基準値ＶＡＬ_Ａ２に達するまでにカウント値Ｃａ［４］が第２判定値ＶＡＬ_Ｂ２に達していない場合、診断対象回路に異常があると判断する。

診断対象回路が正常である場合、図１４に示した周波数の設計値の例では、各単位カウント区間において、カウント値Ｃａ［２］はカウント値Ｃａ［４］の２倍程度になるはずである。故に例えば、（ＶＡＬ_Ａ２，ＶＡＬ_Ｂ２）＝（１０００，４９０）とされる。

各単位カウント区間において、カウント値Ｃａ［２］が第２基準値ＶＡＬ_Ａ２に達するまでにカウント値Ｃａ［４］が第２判定値ＶＡＬ_Ｂ２に達していない場合、診断対象回路には、メインファスト異常及びサブスロー異常の何れかが発生していると推測される。メインファスト異常及びサブスロー異常の意義は上述した通りである。自己診断回路１８は、それらの内、どちらの異常が発生しているのかまでは判別できないが、メインファスト異常の可能性がある状況下ではマイコン２の動作の監視を正しく行うことができないので、カウント値Ｃａ［２］及びＣａ［４］の関係に基づき診断対象回路に異常があると判断した場合には、診断結果信号Ｓｉｇ１として異常信号を出力する。

自己診断回路１８は、カウント値Ｃａ［１］及びＣａ［３］の関係に基づき診断対象回路に異常があると判断せず且つカウント値Ｃａ［２］及びＣａ［４］の関係に基づき診断対象回路に異常があると判断しなかった場合には、診断結果信号Ｓｉｇ１として正常信号を出力する。即ち、或る単位カウント区間において、カウント値Ｃａ［３］が第１基準値ＶＡＬ_Ａ１に達するまでにカウント値Ｃａ［１］が第１判定値ＶＡＬ_Ｂ１に達しており且つカウント値Ｃａ［２］が第２基準値ＶＡＬ_Ａ２に達するまでにカウント値Ｃａ［４］が第２判定値ＶＡＬ_Ｂ２に達している場合、自己診断回路１８は、当該単位カウント区間に対する診断結果信号Ｓｉｇ１として正常信号を出力する。

＜＜第４実施形態＞＞
本発明の第４実施形態を説明する。第４実施形態では、第３実施形態と組み合わせて実施される起動時診断処理を説明する。起動時診断処理では、監視装置１の起動時において監視回路１４による監視処理を開始する前に、意図的にサブ基準クロック信号ＣＬＫ_Ｓの周波数を異常にすることで第３実施形態に示した自己診断処理の機能が正常に働くかどうかを確認する。以下、これについて詳説する。

起動時診断処理では、サブ発振回路１１Ｓに設けられる周波数調整回路５０Ｓが利用される（図１５参照）。周波数調整回路５０Ｓは、サブ発振回路１１Ｓから出力されるサブ基準クロック信号ＣＬＫ_Ｓの周波数を複数段階に調整可能な回路である。監視装置１の出荷調整工程において、サブ基準クロック信号ＣＬＫ_Ｓの周波数を、それの設計値である第２基準周波数（例えば２．２ＭＨｚ）に合わせこむために周波数調整回路５０Ｓが設けられている。周波数調整回路５０Ｓの状態は第１〜第ｍ調整状態の何れかとなる。ｍは３以上の整数であって、ここでは“ｍ＝２５６”であるとする。図１６に示す如く、任意の自然数ｊに関して、周波数調整回路５０Ｓの状態が第ｊ調整状態であるときよりも、周波数調整回路５０Ｓの状態が第（ｊ＋１）調整状態であるときの方が、クロック信号ＣＬＫ_Ｓの周波数は高いものとする。

発振回路の出力クロック信号の周波数を調整する構成は周知であるため詳細な図示を割愛する。例えば、コンデンサ及び抵抗から成るＣＲ回路をアンプの帰還ループに配置した構成によってクロック信号ＣＬＫ_Ｓを生成するようサブ発振回路１１Ｓが形成されている場合にあっては、コンデンサの静電容量値又は抵抗の抵抗値を変更することでクロック信号ＣＬＫ_Ｓの周波数が変更されるので、コンデンサの静電容量値又は抵抗の抵抗値をｍ段階で変更可能な回路を周波数調整回路５０Ｓに設けておけば良い。或いは例えば、サブ発振回路１１Ｓに定電流回路が設けられていて、当該定電流回路に流れる定電流値を変更することでクロック信号ＣＬＫ_Ｓの周波数が変更される構成が発振回路１１Ｓに含まれている場合にあっては、その定電流値をｍ段階で変更可能な回路を周波数調整回路５０Ｓに設けておけば良い。

特に図示しないが、周波数調整回路５０Ｓと同様の周波数調整回路５０Ｍがメイン発振回路１１Ｍに設けられている。監視装置１の出荷調整工程において、周波数調整回路５０Ｍを用い、メイン基準クロック信号ＣＬＫ_Ｍの周波数は、それの設計値である第１基準周波数（例えば２．２ＭＨｚ）に合わせ込まれている（但し、上述の如く、クロック信号ＣＬＫ_Ｍの周波数は設計値からずれうる）。

今、監視装置１の出荷調整工程において、クロック信号ＣＬＫ_Ｓの周波数を、それの設計値である第２基準周波数（例えば２．２ＭＨｚ）に合わせこむためには、周波数調整回路５０Ｓの状態を第ｍ_Ｏ状態にすることが最適であると判断されたとする。この場合、出荷調整工程において、“ｍ_Ｏ”の値を示す出荷時調整データが、処理ブロック１３に設けられた不揮発性メモリである出荷時調整データ格納部２０（図６参照）に書き込まれる。この書き込みの後は、監視装置１の起動のたびに格納部２０内の出荷時調整データが読み出され、周波数調整回路５０Ｓの状態を第ｍ_Ｏ状態にすることができる。メイン発振回路１１Ｍにおける周波数調整回路５０Ｍも同様であって良い。

レーザカット法などを利用して周波数調整回路５０Ｓの状態を第ｍ_Ｏ状態にて固定する方法もあるが、出荷調整工程の後も、周波数調整回路５０Ｓの状態を第１〜第ｍ調整状態の何れにも設定できるよう周波数調整回路５０Ｓが構成されているものとする。

また、“ｍ_Ｏ”は、必ず１より大きく且つｍより小さな整数であるとする。即ち、“ｍ_Ｏ＝１”が非成立となるように且つ“ｍ_Ｏ＝ｍ”が非成立となるように周波数調整回路５０Ｓが設計されているものとする。故に、第ｍ_Ｏ状態と比べて、クロック信号ＣＬＫ_Ｓの周波数を高くすることも低くすることもできる。

図１７に、監視装置１の全体フローチャートを示す。監視装置１に対する電力供給が開始されて監視装置１及びＷＤＴ１０が起動すると、まずステップＳ１において、起動時診断回路１９（図６参照）により起動時診断処理が実行される。続くステップＳ２では起動時診断処理の結果が確認される。詳細は後述されるが、起動時診断処理の中でフラグＦＬＧに“０”又は“１”が代入され、ステップＳ２にてフラグＦＬＧの値が“０”である場合には、起動時診断処理が正常終了したとしてステップＳ３に進む。一方、ステップＳ２にてフラグＦＬＧの値が“１”である場合には、起動時診断処理が異常終了したとしてステップＳ４に進む。フラグＦＬＧは制御回路１７又は起動時診断回路１９により管理される１ビットフラグである。

ステップＳ３に進むと、制御回路１７は所定の通常動作を開始させる。通常動作は、第１〜第３実施形態で述べた監視装置１における全ての動作を含むと考えて良く、従って、監視回路１４によるスローエラー及びファストエラーの発生有無の監視、並びに、その監視結果に基づく信号ＷＤ_ＯＵＴの出力を含む。所定の通常動作を開始させるとは、スローエラー及びファストエラーの発生有無を監視する動作が開始されるよう監視回路１４を制御することを指す、と解しても良い。通常動作においては、サブ基準クロック信号ＣＬＫ_Ｓの周波数が所定の第２基準周波数に設定されている（但し、故障等により第２基準周波数からずれることもあり得る）。

一方、ステップＳ４に進むと、上述の通常動作は開始されず、制御回路１７は所定の異常対応処理を実行する。ステップＳ４の異常対応処理は、例えば、ホスト装置３に対して所定の異常対応信号を送信する処理や、上述の診断対象回路に異常があることを示すデータをメモリ１６に保存する処理を含む。

図１８に、起動時診断処理のフローチャートを示す。ここで、サブ基準クロック信号ＣＬＫ_Ｓの周波数を記号“ｆ_ＣＬＫＳ”にて表すと共に、通常動作における周波数ｆ_ＣＬＫＳの設計値（目標値）である第２基準周波数を記号“ｆ_Ｏ”により表す。サブ発振回路１１Ｓが正常であれば、周波数調整回路５０Ｓの状態を第ｍ_Ｏ状態に設定することで、クロック信号ＣＬＫ_Ｓの周波数は第２基準周波数ｆ_Ｏとなる（温度等によるずれを無視）。起動時診断処理では、サブ基準クロック信号ＣＬＫ_Ｓの周波数ｆ_ＣＬＫＳが意図的に第２基準周波数ｆ_Ｏからずらされるが、メイン基準クロック信号ＣＬＫ_Ｍの周波数は起動時診断処理及び通常動作を通じて、目標の第１基準周波数に固定されているものとする（但し、故障等により第１基準周波数からずれることもあり得る）。

起動時診断処理では、まずステップＳ１０においてフラグＦＬＧに初期値として“１”が代入され、その後、ステップＳ１１に進む。

ステップＳ１１において、起動時診断回路１９は、周波数調整回路５０Ｓの状態を第ｍ_Ｈ状態に設定することで、クロック信号ＣＬＫ_Ｓの周波数ｆ_ＣＬＫＳを所定の第２基準周波数ｆ_Ｏよりも高い高シフト周波数ｆ_Ｈに設定する。ここで“ｍ_Ｈ＞ｍ_Ｏ”が成立し、例えば、“ｍ_Ｈ＝２５６”であっても良いし、出荷時調整データを元に（即ちｍ_Ｏの値を元に）“ｍ_Ｈ”の値が決定されて良い。何れにせよ、上述の診断対象回路に異常がない状況で周波数ｆ_ＣＬＫＳに高シフト周波数ｆ_Ｈが設定されれば自己診断回路１８から異常信号が出力されることが見込まれるよう、高シフト周波数ｆ_Ｈは十分に高いものとする。ステップＳ１１に続くステップＳ１２において、起動時診断回路１９は、周波数ｆ_ＣＬＫＳが高シフト周波数ｆ_Ｈに設定された状態で自己診断回路１８から異常信号が出力されているかを確認する。異常信号が出力されている場合にはステップＳ１２からステップＳ１３に進む一方で、正常信号が出力されている場合にはステップＳ１２からステップＳ１９に進む。

ステップＳ１３において、起動時診断回路１９は、周波数調整回路５０Ｓの状態を第ｍ_Ｏ状態に設定することで、クロック信号ＣＬＫ_Ｓの周波数ｆ_ＣＬＫＳを所定の第２基準周波数ｆ_Ｏに設定する。ステップＳ１３に続くステップＳ１４において、起動時診断回路１９は、周波数ｆ_ＣＬＫＳが第２基準周波数ｆ_Ｏに設定された状態で自己診断回路１８から正常信号が出力されているかを確認する。正常信号が出力されている場合にはステップＳ１４からステップＳ１５に進む一方で、異常信号が出力されている場合にはステップＳ１４からステップＳ１９に進む。

ステップＳ１５において、起動時診断回路１９は、周波数調整回路５０Ｓの状態を第ｍ_Ｌ状態に設定することで、クロック信号ＣＬＫ_Ｓの周波数ｆ_ＣＬＫＳを所定の第２基準周波数ｆ_Ｏよりも低い低シフト周波数ｆ_Ｌに設定する。ここで“ｍ_Ｌ＜ｍ_Ｏ”が成立し、例えば、“ｍ_Ｌ＝１”であっても良いし、出荷時調整データを元に（即ちｍ_Ｏの値を元に）“ｍ_Ｌ”の値が決定されて良い。何れにせよ、上述の診断対象回路に異常がない状況で周波数ｆ_ＣＬＫＳに低シフト周波数ｆ_Ｌが設定されれば自己診断回路１８から異常信号が出力されることが見込まれるよう、低シフト周波数ｆ_Ｌは十分に低いものとする。ステップＳ１５に続くステップＳ１６において、起動時診断回路１９は、周波数ｆ_ＣＬＫＳが低シフト周波数ｆ_Ｌに設定された状態で自己診断回路１８から異常信号が出力されているかを確認する。異常信号が出力されている場合にはステップＳ１６からステップＳ１７に進む一方で、正常信号が出力されている場合にはステップＳ１６からステップＳ１９に進む。

ステップＳ１７において、起動時診断回路１９は、周波数調整回路５０Ｓの状態を第ｍ_Ｏ状態に設定することで、クロック信号ＣＬＫ_Ｓの周波数ｆ_ＣＬＫＳを所定の第２基準周波数ｆ_Ｏに設定し、その後、ステップＳ１８に進む。

ステップＳ１８に進む状況は起動時診断処理が正常終了したと判断される状況に相当し、ステップＳ１９に進む状況は起動時診断処理が異常終了したと判断される状況に相当する。起動時診断回路１９は、ステップＳ１８ではフラグＦＬＧに“０”を代入する一方、ステップＳ１９ではフラグＦＬＧに“１”を代入する。ステップＳ１８又はＳ１９の処理の後、図１７のステップＳ２に進む。

起動時診断処理が異常終了する状況は、何らかの故障等により、第３実施形態にて述べた自己診断処理が正常に機能しない状況に相当し、自己診断処理が正常に機能しない状況で監視回路１４による監視処理を行うことは妥当とは言えない。本願実施形態の動作を利用すれば、自己診断処理が正常に機能することが担保された状態で、監視回路１４による監視処理を行うことができるためＷＤＴ１０の信頼性が高まる。

制御回路１７は、起動時診断処理の実行中の診断結果信号Ｓｉｇ１（図１１参照）に対しては特段の応答動作を行わない。通常動作の実行中にて正常信号が診断結果信号Ｓｉｇ１として出力されている限り、制御回路１７は通常動作を継続させ、通常動作の実行中にて異常信号が診断結果信号Ｓｉｇ１として出力された場合には、所定の異常対応処理を実行する。ここにおける異常対応処理は、ステップＳ４の異常対応処理と同様の又は類似する処理であって良い。また、通常動作の実行中にて異常信号が診断結果信号Ｓｉｇ１として出力された場合、監視回路１４は、スローエラー及びファストエラーの発生有無を監視する動作を停止し、信号ＷＤ_ＯＵＴをローレベルに固定すると良い（即ち、クリア信号の入力状況に依らずエラー信号を非出力すると良い）。

図１８の起動時診断処理は、ステップＳ１１及びＳ１２から成る第１処理と、ステップＳ１３及びＳ１４から成る第２処理と、ステップＳ１５及びＳ１６から成る第３処理と、を含み、図１８のフローチャートでは、第１処理、第２処理、第３処理の順番でそれらが実行されているが、第１処理〜第３処理の実行順序は任意に変更可能である。第１処理〜第３処理の内、第２処理を最後に実行するようにすれば、第２処理の終了段階で周波数ｆ_ＣＬＫＳが第２基準周波数ｆ_Ｏに設定されることになるため、ステップＳ１７の処理は省略可能となる。

＜＜第５実施形態＞＞
本発明の第５実施形態を説明する。第５実施形態では、第１〜第４実施形態に対する変形技術や補足事項を説明する。

上述の自己診断処理の有効性を担保すべく、メイン発振回路１１Ｍとサブ発振回路１１Ｓとは互いに独立に設けられた２つの発振回路であると良い。発振回路１１Ｍ及び１１Ｓが互いに独立した２つの発振回路である場合、発振回路１１Ｍ及び１１Ｓの内、何れか一方の発振回路に異常が発生して、その一方の発振回路からの基準クロック信号の周波数が所定の設計周波数から大きく乖離したとしても、その異常は他方の発振回路に影響を与えない。但し、発振回路１１Ｍ及び１１Ｓを駆動するための電源電圧は、発振回路１１Ｍ及び１１Ｓ間で互いに共通であっても良いし、互いに異なっていても良い。

発振回路１１Ｍ及び１１Ｓからのクロック信号ＣＬＫ_Ｍ及びＣＬＫ_Ｓは、互いに、非同期であるが、同期していても良い。

監視装置１を含む図１の演算処理システムは任意の装置に組み込まれ、例えば、自動車等の車両に搭載されて良いし、携帯情報端末や家電機器に搭載されても良い。

上述したように（図４参照）、監視装置１は、半導体集積回路を樹脂にて構成された筐体（パッケージ）内に封入することで形成された半導体装置（電子部品）に相当する、又は、当該半導体装置の構成要素に含まれる。この半導体装置又は監視装置１自体は、ＷＤＴ１０によるマイコン２の動作の監視機能に加えて、他の監視機能を有する複合型ＩＣ（Integrated Circuit）を構成していても良い。他の監視機能は任意である。

例えば、図１の演算処理システムを自動車等の車両に搭載する際、上記半導体装置又は監視装置１自体に電圧監視機能を設けておいても良い。電圧監視機能は、例えば、車両に設置された電源回路により生成された複数の直流電圧を個別に測定すると共に各直流電圧の電圧値が所定範囲に収まっている否かを監視する機能である。

本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。

１ 監視装置
２ マイクロコンピュータ
３ ホスト装置
１０ ウォッチドッグタイマ
１１Ｍ メイン発振回路
１１Ｓ サブ発振回路
１２［ｉ］ 分周回路
１３ 処理ブロック
１４ 監視回路
１５ 設定回路
１６ メモリ
１７ 制御回路
１８ 自己診断回路
１９ 起動時診断回路
２０ 出荷時調整データ格納部

Claims (11)

1. 監視対象装置からのクリア制御が第１時間以上途絶える第１エラー、及び、前記監視対象装置からの連続する２つのクリア制御の間隔が前記第１時間未満の第２時間よりも短い第２エラーの発生有無を監視し、前記第１エラー又は前記第２エラーが検出されたときに所定のエラー信号を出力するウィンドウ型ウォッチドッグタイマにおいて、
   所定の基準クロック信号を生成する発振回路と、
   前記基準クロック信号を分周することで分周クロック信号を生成する分周回路と、
   前記分周クロック信号に基づき前記第１エラー及び前記第２エラーの発生有無を監視する監視回路と、
   前記分周回路における分周比の可変設定、並びに、前記第１エラー及び前記第２エラーの検出条件の可変設定を通じて、前記第１時間及び前記第２時間を可変設定する設定回路と、を備えた
   ことを特徴とするウィンドウ型ウォッチドッグタイマ。
2. 前記設定回路により前記第１時間と前記第２時間との比が可変とされる
   ことを特徴とする請求項１に記載のウィンドウ型ウォッチドッグタイマ。
3. 前記監視回路は、前記分周クロック信号のクロック数をカウントすることでカウント値を得るカウンタを有し、
   前記カウント値と前記第１時間に対応する第１閾値とに基づき前記第１エラーの発生有無を監視するとともに、前記カウント値と前記第２時間に対応する第２閾値とに基づき前記第２エラーの発生有無を監視し、
   前記設定回路は、前記分周比の可変設定、並びに、前記第１閾値及び前記第２閾値の内の少なくとも一方の可変設定を通じて、前記第１時間及び前記第２時間を可変設定する
   ことを特徴とする請求項１又は２に記載のウィンドウ型ウォッチドッグタイマ。
4. 前記第１閾値及び前記第２閾値の何れか一方は予め定められた固定値を有し、
   前記設定回路は、
   前記第１閾値と前記第２閾値との比を指定する第１データに基づき、前記第１閾値及び前記第２閾値の内、前記固定値を有する一方の閾値を基準に他方の閾値を設定することで、前記第１時間と前記第２時間との比を設定し、
   これに加えて、前記第１データとは異なる第２データに基づき前記分周比を設定することで前記第１時間及び前記第２時間を設定し、
   前記第１データ及び前記第２データを変更可能に記憶するメモリが、当該ウィンドウ型ウォッチドッグタイマに設けられる
   ことを特徴とする請求項３に記載のウィンドウ型ウォッチドッグタイマ。
5. 前記発振回路は、
   所定の第１基準クロック信号を生成する第１発振回路と、
   所定の第２基準クロック信号を生成する第２発振回路と、を含み、
   前記分周回路は、
   前記第１基準クロック信号を分周することで前記分周クロック信号としての第１分周クロック信号を生成する第１分周回路と、
   前記第１基準クロック信号を分周することで第２分周クロック信号を生成する第２分周回路と、
   前記第２基準クロック信号を分周することで第３分周クロック信号を生成する第３分周回路と、
   前記第２基準クロック信号を分周することで第４分周クロック信号を生成する第４分周回路と、を含み、
   前記監視回路は、前記第１分周クロック信号に基づき前記第１エラー及び前記第２エラーの発生有無を監視し、
   前記設定回路は、前記第１分周回路における分周比の可変設定、並びに、前記第１エラー及び前記第２エラーの検出条件の可変設定を通じて、前記第１時間及び前記第２時間を可変設定し、
   前記第１分周クロック信号〜前記第４分周クロック信号に基づき前記第１発振回路を含む診断対象回路の異常の有無を判別する自己診断回路が更に設けられ、
   前記第３分周クロック信号の周波数は前記第１分周クロック信号の周波数よりも低く設定され且つ前記第４分周クロック信号の周波数は前記第２分周クロック信号の周波数よりも高く設定される、或いは、前記第３分周クロック信号の周波数は前記第１分周クロック信号の周波数よりも高く設定され且つ前記第４分周クロック信号の周波数は前記第２分周クロック信号の周波数よりも低く設定される
   ことを特徴とする請求項１〜４の何れかに記載のウィンドウ型ウォッチドッグタイマ。
6. 監視対象装置からのクリア制御が第１時間以上途絶える第１エラー、及び、前記監視対象装置からの連続する２つのクリア制御の間隔が前記第１時間未満の第２時間よりも短い第２エラーの発生有無を監視し、前記第１エラー又は前記第２エラーが検出されたときに所定のエラー信号を出力するウィンドウ型ウォッチドッグタイマにおいて、
   所定の第１基準クロック信号を生成する第１発振回路と、
   前記第１基準クロック信号を分周することで第１分周クロック信号を生成する第１分周回路と、
   前記第１基準クロック信号を分周することで第２分周クロック信号を生成する第２分周回路と、
   所定の第２基準クロック信号を生成する第２発振回路と、
   前記第２基準クロック信号を分周することで第３分周クロック信号を生成する第３分周回路と、
   前記第２基準クロック信号を分周することで第４分周クロック信号を生成する第４分周回路と、
   前記第１分周クロック信号に基づき前記第１エラー及び前記第２エラーの発生有無を監視する監視回路と、
   前記第１分周クロック信号〜前記第４分周クロック信号に基づき前記第１発振回路を含む診断対象回路の異常の有無を判別する自己診断回路と、を備え、
   前記第３分周クロック信号の周波数は前記第１分周クロック信号の周波数よりも低く設定され且つ前記第４分周クロック信号の周波数は前記第２分周クロック信号の周波数よりも高く設定される、或いは、前記第３分周クロック信号の周波数は前記第１分周クロック信号の周波数よりも高く設定され且つ前記第４分周クロック信号の周波数は前記第２分周クロック信号の周波数よりも低く設定される
   ことを特徴とするウィンドウ型ウォッチドッグタイマ。
7. 前記自己診断回路は、
   前記第１、第２、第３、第４分周クロック信号のクロック数をカウントすることで、第１、第２、第３、第４カウント値を得るカウンタ部を有し、
   前記第１カウント値と前記第３カウント値との関係、及び、前記第２カウント値と前記第４カウント値との関係に基づき、前記診断対象回路の異常の有無を判別する
   ことを特徴とする請求項６に記載のウィンドウ型ウォッチドッグタイマ。
8. 前記第３分周クロック信号の周波数は前記第１分周クロック信号の周波数よりも低く設定され且つ前記第４分周クロック信号の周波数は前記第２分周クロック信号の周波数よりも高く設定され、
   前記自己診断回路は、前記第１カウント値が所定の第１基準値に達するまでに前記第３カウント値が所定の第１判定値に達していない場合、又は、前記第４カウント値が所定の第２基準値に達するまでに前記第２カウント値が所定の第２判定値に達していない場合、前記診断対象回路に異常があると判断する
   ことを特徴とする請求項７に記載のウィンドウ型ウォッチドッグタイマ。
9. 前記第３分周クロック信号の周波数は前記第１分周クロック信号の周波数よりも高く設定され且つ前記第４分周クロック信号の周波数は前記第２分周クロック信号の周波数よりも低く設定され、
   前記自己診断回路は、前記第３カウント値が所定の第１基準値に達するまでに前記第１カウント値が所定の第１判定値に達していない場合、又は、前記第２カウント値が所定の第２基準値に達するまでに前記第４カウント値が所定の第２判定値に達していない場合、前記診断対象回路に異常があると判断する
   ことを特徴とする請求項７に記載のウィンドウ型ウォッチドッグタイマ。
10. 制御回路と、第１処理〜第３処理を含む起動時診断処理を実行する起動時診断回路と、を更に備え、
    前記自己診断回路は、前記診断対象回路に異常があると判断したときに所定の異常信号を出力し、前記診断対象回路に異常があると判断しなかったときに所定の正常信号を出力し、
    前記第２発振回路は、前記第２基準クロック信号の周波数を、所定の基準周波数、前記基準周波数よりも高い高シフト周波数、及び、前記基準周波数よりも低い低シフト周波数の何れかにすることが可能に構成され、
    前記起動時診断回路は、
    前記第１処理において、前記第２基準クロック信号の周波数を前記高シフト周波数に設定し、その状態で前記自己診断回路から前記異常信号が出力されるかを確認し、
    前記第２処理において、前記第２基準クロック信号の周波数を前記基準周波数に設定し、その状態で前記自己診断回路から前記正常信号が出力されるかを確認し、
    前記第３処理において、前記第２基準クロック信号の周波数を前記低シフト周波数に設定し、その状態で前記自己診断回路から前記異常信号が出力されるかを確認し、
    前記制御回路は、前記第１処理にて前記異常信号が出力され且つ前記第２処理にて前記正常信号が出力され且つ前記第３処理にて前記異常信号が出力された場合、前記第２基準クロック信号の周波数を前記基準周波数に設定した上で前記監視回路による前記監視を含む通常動作を開始させ、それ以外の場合、所定の異常対応処理を実行する
    ことを特徴とする請求項６〜９の何れかに記載のウィンドウ型ウォッチドッグタイマ。
11. 請求項１〜１０の何れかに記載のウィンドウ型ウォッチドッグタイマを備えた半導体装置であって、
    前記ウィンドウ型ウォッチドッグタイマは半導体集積回路により構成される
    ことを特徴とする半導体装置。

Images