JPH0573363A - ウオツチドツグタイマ装置 - Google Patents
ウオツチドツグタイマ装置Info
- Publication number
- JPH0573363A JPH0573363A JP3262527A JP26252791A JPH0573363A JP H0573363 A JPH0573363 A JP H0573363A JP 3262527 A JP3262527 A JP 3262527A JP 26252791 A JP26252791 A JP 26252791A JP H0573363 A JPH0573363 A JP H0573363A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- watchdog timer
- lower limit
- oscillation
- inversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 ウォッチドッグタイマ信号の極性反転周期が
予定値よりも長くなるのはもちろん、短くなるようなＣ
ＰＵの異常を検知でき、しかもその検知をより早期に達
成する。 【構成】 ＣＰＵの動作とは独立した発振回路１２と、
前記発振回路から出力される発振パルスを計数するカウ
ンタ１８と、ＣＰＵポ―ト１０から供給されるウォッチ
ドッグタイマ信号の極性反転に応答して反転検出信号を
発生する同期トリガ発生部１６と、前記ウォッチドッグ
タイマ信号の極性反転の１周期中に計数されるべき発振
パルスの上限値および下限値を設定２２する手段と、前
記反転検出信号に応答して前記カウンタの計数値を取込
み、これを前記上限値および下限値とそれぞれ比較し
て、計数値が上下限値からずれたときは異常信号を発生
し、一方計数値が上下限値の間にあるときは正常信号を
発生する上下限比較部２０とを具備する。
予定値よりも長くなるのはもちろん、短くなるようなＣ
ＰＵの異常を検知でき、しかもその検知をより早期に達
成する。 【構成】 ＣＰＵの動作とは独立した発振回路１２と、
前記発振回路から出力される発振パルスを計数するカウ
ンタ１８と、ＣＰＵポ―ト１０から供給されるウォッチ
ドッグタイマ信号の極性反転に応答して反転検出信号を
発生する同期トリガ発生部１６と、前記ウォッチドッグ
タイマ信号の極性反転の１周期中に計数されるべき発振
パルスの上限値および下限値を設定２２する手段と、前
記反転検出信号に応答して前記カウンタの計数値を取込
み、これを前記上限値および下限値とそれぞれ比較し
て、計数値が上下限値からずれたときは異常信号を発生
し、一方計数値が上下限値の間にあるときは正常信号を
発生する上下限比較部２０とを具備する。
Description
【０００１】
【産業上の利用分野】本発明はＣＰＵ（中央処理装置）
の動作の異常を監視するためのウォッチドッグタイマ装
置に関し、特に内燃エンジン制御用マイコンのように外
部雑音の多い環境で使用されるＣＰＵの動作監視に好適
なウォッチドッグタイマ装置に関する。
の動作の異常を監視するためのウォッチドッグタイマ装
置に関し、特に内燃エンジン制御用マイコンのように外
部雑音の多い環境で使用されるＣＰＵの動作監視に好適
なウォッチドッグタイマ装置に関する。
【０００２】
【従来の技術】マイコンなどの動作の異常を監視するた
めに、従来からウォッチドッグタイマ装置が使用されて
いる。従来のウォッチドッグタイマ装置の１例を図２に
示す。ＣＰＵのポ―ト１０からは一定周期で極性反転す
るのウォッチドッグタイマ信号が出力される。この信号
はコンデンサＣ１で微分され、微分出力はトランスジス
タＴｒで増幅される。抵抗Ｒ１およびコンデンサＣ２よ
りなる積分回路がトランスジスタＴｒの出力を積分する
と同時に、積分コンデンサＣ２は抵抗Ｒ１、Ｒ２を通じ
て放電する。したがって、ＣＰＵの動作が正常であり、
前記ポ―ト１０から前記一定周期でパルス状のウォッチ
ドッグタイマ信号が出力されている間は、積分コンデン
サＣ２の端子電圧は設定された予定値以下になることは
ないので、電圧比較回路２は異常出力を生じない。しか
し、ＣＰＵの動作が異常になり、ウォッチドッグタイマ
信号の極性反転が予定時間以上起こらなくなると、積分
コンデンサＣ２の端子電圧は設定された予定値以下にな
り、電圧比較回路２が出力を生じて異常を表示する。
めに、従来からウォッチドッグタイマ装置が使用されて
いる。従来のウォッチドッグタイマ装置の１例を図２に
示す。ＣＰＵのポ―ト１０からは一定周期で極性反転す
るのウォッチドッグタイマ信号が出力される。この信号
はコンデンサＣ１で微分され、微分出力はトランスジス
タＴｒで増幅される。抵抗Ｒ１およびコンデンサＣ２よ
りなる積分回路がトランスジスタＴｒの出力を積分する
と同時に、積分コンデンサＣ２は抵抗Ｒ１、Ｒ２を通じ
て放電する。したがって、ＣＰＵの動作が正常であり、
前記ポ―ト１０から前記一定周期でパルス状のウォッチ
ドッグタイマ信号が出力されている間は、積分コンデン
サＣ２の端子電圧は設定された予定値以下になることは
ないので、電圧比較回路２は異常出力を生じない。しか
し、ＣＰＵの動作が異常になり、ウォッチドッグタイマ
信号の極性反転が予定時間以上起こらなくなると、積分
コンデンサＣ２の端子電圧は設定された予定値以下にな
り、電圧比較回路２が出力を生じて異常を表示する。
【０００３】また他の方法として、プログラムによるタ
イマ割込み（ウォッチドッグタイマ信号の極性反転周期
よりも短い周期の）によって一定時間ごとにウォッチド
ッグタイマ信号の極性を監視し、予定回数以上連続して
監視結果が同一であるとき異常と判定することも知られ
ている。
イマ割込み（ウォッチドッグタイマ信号の極性反転周期
よりも短い周期の）によって一定時間ごとにウォッチド
ッグタイマ信号の極性を監視し、予定回数以上連続して
監視結果が同一であるとき異常と判定することも知られ
ている。
【０００４】
【発明が解決しようとする課題】上記した従来のウォッ
チドッグタイマ装置では、異常判定のために複数回のウ
ォッチドッグタイマ信号の極性反転またはタイマ割込み
を必要とするので、異常判定のタイミングが遅れがちで
あるという問題がある。またウォッチドッグタイマ信号
の極性反転周期が予定値よりも長くなるようなＣＰＵの
異常を検知するだけで、前記周期が予定値よりも短くな
るような異常（例えば、プログラムの暴走）を検知する
ことは全く意図されていない。しかし、実際には、後者
のような異常発生の可能性もあり、その検知が必要とな
っている。
チドッグタイマ装置では、異常判定のために複数回のウ
ォッチドッグタイマ信号の極性反転またはタイマ割込み
を必要とするので、異常判定のタイミングが遅れがちで
あるという問題がある。またウォッチドッグタイマ信号
の極性反転周期が予定値よりも長くなるようなＣＰＵの
異常を検知するだけで、前記周期が予定値よりも短くな
るような異常（例えば、プログラムの暴走）を検知する
ことは全く意図されていない。しかし、実際には、後者
のような異常発生の可能性もあり、その検知が必要とな
っている。
【０００５】さらに、図２に示したようなアナログ式の
ウォッチドッグタイマ装置では、微分回路が外部ノイズ
の影響を受けやすいので、特に自動車のようにノイズ発
生の可能性の高い環境で使用される場合には、ＣＰＵの
異常を見落としたり、異常検知が遅れたりする恐れが大
きくなるという問題がある。
ウォッチドッグタイマ装置では、微分回路が外部ノイズ
の影響を受けやすいので、特に自動車のようにノイズ発
生の可能性の高い環境で使用される場合には、ＣＰＵの
異常を見落としたり、異常検知が遅れたりする恐れが大
きくなるという問題がある。
【０００６】本発明の目的は、ウォッチドッグタイマ信
号の極性反転周期が予定値よりも長くなるようなＣＰＵ
の異常を検知できるのはもちろん、前記周期が予定値よ
りも短くなるような異常（例えば、プログラムの暴走）
をも検知することができ、しかもその検知をより早期に
達成できるウォッチドッグタイマ装置を提供することに
ある。
号の極性反転周期が予定値よりも長くなるようなＣＰＵ
の異常を検知できるのはもちろん、前記周期が予定値よ
りも短くなるような異常（例えば、プログラムの暴走）
をも検知することができ、しかもその検知をより早期に
達成できるウォッチドッグタイマ装置を提供することに
ある。
【０００７】
【課題を解決するための手段】ＣＰＵの動作とは独立し
た発振回路と、前記発振回路の出力パルスを計数するカ
ウンタとを設けると共に、ＣＰＵポ―トから供給される
ウォッチドッグタイマ信号の極性反転に応答して反転検
出信号を発生する同期トリガ発生部と、前記ウォッチド
ッグタイマ信号の極性反転の１周期中に計数されるべき
発振回路出力パルスの上限値および下限値を設定する手
段と、前記反転検出信号に応答して前記カウンタの計数
値を取込み、これを前記上限値および下限値とそれぞれ
比較して、計数値が上下限値からずれたときは異常信号
を発生し、一方計数値が上下限値の間にあるときは正常
信号を発生する上下限比較部とを設ける。
た発振回路と、前記発振回路の出力パルスを計数するカ
ウンタとを設けると共に、ＣＰＵポ―トから供給される
ウォッチドッグタイマ信号の極性反転に応答して反転検
出信号を発生する同期トリガ発生部と、前記ウォッチド
ッグタイマ信号の極性反転の１周期中に計数されるべき
発振回路出力パルスの上限値および下限値を設定する手
段と、前記反転検出信号に応答して前記カウンタの計数
値を取込み、これを前記上限値および下限値とそれぞれ
比較して、計数値が上下限値からずれたときは異常信号
を発生し、一方計数値が上下限値の間にあるときは正常
信号を発生する上下限比較部とを設ける。
【０００８】さらに、電源投入やＣＰＵリセット動作後
の最初のウォッチドッグタイマ信号の極性反転のみに応
答して、予定時間幅の単一パルスを擬似正常信号として
発生するスタ−ト信号発生部、発振回路の発振周波数を
可変するための発振周波数制御部を設けることができ
る。
の最初のウォッチドッグタイマ信号の極性反転のみに応
答して、予定時間幅の単一パルスを擬似正常信号として
発生するスタ−ト信号発生部、発振回路の発振周波数を
可変するための発振周波数制御部を設けることができ
る。
【０００９】
【作用】ＣＰＵポ―トから供給されるウォッチドッグタ
イマ信号の極性反転の１周期中に計数されるべき発振回
路出力パルスの上限値および下限値を設定しておき、ウ
ォッチドッグタイマ信号の極性反転に応答して前記カウ
ンタの計数値を取込み、これを前記上限値および下限値
とそれぞれ比較して、計数値が上下限値からずれたとき
は異常信号を発生し、一方、計数値が上下限値の間にあ
るときは正常信号を発生する。これにより、ウォッチド
ッグタイマ信号の極性反転周期が予定値よりも長くなる
ようなＣＰＵの異常を検知できるのみならず、前記周期
が予定値よりも短くなるような異常（例えば、プログラ
ムの暴走）をも検知することができるようになる。さら
に、微分回路を用いないのでノイズによる誤動作もなく
なる。
イマ信号の極性反転の１周期中に計数されるべき発振回
路出力パルスの上限値および下限値を設定しておき、ウ
ォッチドッグタイマ信号の極性反転に応答して前記カウ
ンタの計数値を取込み、これを前記上限値および下限値
とそれぞれ比較して、計数値が上下限値からずれたとき
は異常信号を発生し、一方、計数値が上下限値の間にあ
るときは正常信号を発生する。これにより、ウォッチド
ッグタイマ信号の極性反転周期が予定値よりも長くなる
ようなＣＰＵの異常を検知できるのみならず、前記周期
が予定値よりも短くなるような異常（例えば、プログラ
ムの暴走）をも検知することができるようになる。さら
に、微分回路を用いないのでノイズによる誤動作もなく
なる。
【００１０】
【実施例】図１のブロック図および図３のタイムチャ−
トを参照して本発明の１実施例を説明する。
トを参照して本発明の１実施例を説明する。
【００１１】電源が投入されると、発振回路１２はＣＰ
Ｕ（図示せず）の動作とは無関係に一定周波数の発振パ
ルスＡを発生する。発振パルスＡの周波数は発振周波数
制御部１４により、所望の監視時間設定や監視精度に応
じて変更可能とすることができる。一方、ＣＰＵポ−ト
１０からは、図２の場合と同様に、電源投入時またはリ
セット時に図３にＢで示すように立上がるウォッチドッ
グタイマ信号が供給される。同期トリガ発生部１６は発
振パルスＡおよびウォッチドッグタイマ信号Ｂを供給さ
れ、前記信号Ｂが極性反転した直後の発振パルスＡに同
期した反転検出信号、すなわちトリガパルスＣ（図３の
ａ〜ｇ〜）を発生する。
Ｕ（図示せず）の動作とは無関係に一定周波数の発振パ
ルスＡを発生する。発振パルスＡの周波数は発振周波数
制御部１４により、所望の監視時間設定や監視精度に応
じて変更可能とすることができる。一方、ＣＰＵポ−ト
１０からは、図２の場合と同様に、電源投入時またはリ
セット時に図３にＢで示すように立上がるウォッチドッ
グタイマ信号が供給される。同期トリガ発生部１６は発
振パルスＡおよびウォッチドッグタイマ信号Ｂを供給さ
れ、前記信号Ｂが極性反転した直後の発振パルスＡに同
期した反転検出信号、すなわちトリガパルスＣ（図３の
ａ〜ｇ〜）を発生する。
【００１２】カウンタ１８は発振パルスＡを計数する。
そのカウント値の１例を、図３の波形Ａの上側に示して
いる。上下限比較部２０はトリガパルスＣでトリガさ
れ、そのときのカウンタ１８のカウント値を取込み、前
記カウント値を予め上下限値設定部２２から設定されて
いる上下限値と比較する。前記上下限値は、前記ウォッ
チドッグタイマ信号の極性反転の１周期中に計数される
べき発振パルスの上限値および下限値である。一方、ト
リガパルスＣは遅延手段２４で遅延（発振パルスＡの１
周期未満の時間）されてカウンタ１８にも供給され、こ
れをリセットする。
そのカウント値の１例を、図３の波形Ａの上側に示して
いる。上下限比較部２０はトリガパルスＣでトリガさ
れ、そのときのカウンタ１８のカウント値を取込み、前
記カウント値を予め上下限値設定部２２から設定されて
いる上下限値と比較する。前記上下限値は、前記ウォッ
チドッグタイマ信号の極性反転の１周期中に計数される
べき発振パルスの上限値および下限値である。一方、ト
リガパルスＣは遅延手段２４で遅延（発振パルスＡの１
周期未満の時間）されてカウンタ１８にも供給され、こ
れをリセットする。
【００１３】この例では、上限値が１００、下限値が７
０に設定されたものと仮定している。前記カウンタ１８
のカウント値が設定された上下限値の間（この例では、
７０〜１００の間）にあれば１レベルの正常信号が、ま
た範囲外であれば０レベルの異常信号が判定信号として
出力される。この判定信号は、図３では、波形Ｄで示さ
れている。すなわち、図３のＣに示した各反転検出信号
ａ〜ｇに応答して、同図にＤで示したような正常、異常
信号が上下限比較部２０から出力される。
０に設定されたものと仮定している。前記カウンタ１８
のカウント値が設定された上下限値の間（この例では、
７０〜１００の間）にあれば１レベルの正常信号が、ま
た範囲外であれば０レベルの異常信号が判定信号として
出力される。この判定信号は、図３では、波形Ｄで示さ
れている。すなわち、図３のＣに示した各反転検出信号
ａ〜ｇに応答して、同図にＤで示したような正常、異常
信号が上下限比較部２０から出力される。
【００１４】システム動作判定部２６は、上下限比較部
２０からの正常、異常信号に応答して当該システムの正
常動作が可能であることを示す（システム動作）許可信
号（“１”）またはリセット信号（“０”）を出力す
る。そしてリセット信号が出力されたときは、ＣＰＵが
リセットされて再スタ−トされる。図３の例では、トリ
ガパルスａおよびｄ、ｇに応じては異常信号が出力さ
れ、一方トリガパルスｂ、ｃ、ｅおよびｆに応じて正常
信号が出力される。異常信号ｄやｇが発生されると、こ
れに応答してＣＰＵがリセット、再スタ−トされる。
２０からの正常、異常信号に応答して当該システムの正
常動作が可能であることを示す（システム動作）許可信
号（“１”）またはリセット信号（“０”）を出力す
る。そしてリセット信号が出力されたときは、ＣＰＵが
リセットされて再スタ−トされる。図３の例では、トリ
ガパルスａおよびｄ、ｇに応じては異常信号が出力さ
れ、一方トリガパルスｂ、ｃ、ｅおよびｆに応じて正常
信号が出力される。異常信号ｄやｇが発生されると、こ
れに応答してＣＰＵがリセット、再スタ−トされる。
【００１５】図３の左端部に注目すると明らかなよう
に、電源投入やリセット動作から最初のウォッチドッグ
タイマ信号Ｂの反転時点までのカウント値は安定せず、
まちまちであるのみならず、上下限値設定部２２で設定
された数値範囲内に入らず、比較部２０の出力Ｄが異常
信号となることが多いので、これが電源投入やリセット
動作時のシステム立上げの障害となることがある。
に、電源投入やリセット動作から最初のウォッチドッグ
タイマ信号Ｂの反転時点までのカウント値は安定せず、
まちまちであるのみならず、上下限値設定部２２で設定
された数値範囲内に入らず、比較部２０の出力Ｄが異常
信号となることが多いので、これが電源投入やリセット
動作時のシステム立上げの障害となることがある。
【００１６】その対策として、本発明では、電源投入や
リセット動作後の最初のウォッチドッグタイマ信号の極
性反転のみに応答して、予定時間幅（前記極性反転の周
期よりも僅かに長い）の単一パルスをスタ−ト信号とし
て発生するスタ−ト信号発生部２８を設けている。前記
スタ−ト信号は擬似正常信号であってシステム動作判定
部２６に供給され、上下限比較部２０からの出力信号Ｄ
とは無関係に、レベル１の許可信号を発生させる。これ
によって、システム動作の起動、再起動が保証される。
リセット動作後の最初のウォッチドッグタイマ信号の極
性反転のみに応答して、予定時間幅（前記極性反転の周
期よりも僅かに長い）の単一パルスをスタ−ト信号とし
て発生するスタ−ト信号発生部２８を設けている。前記
スタ−ト信号は擬似正常信号であってシステム動作判定
部２６に供給され、上下限比較部２０からの出力信号Ｄ
とは無関係に、レベル１の許可信号を発生させる。これ
によって、システム動作の起動、再起動が保証される。
【００１７】上記のようなスタ−ト信号発生部２８は、
例えば、ウォッチドッグタイマ信号の極性反転によって
トリガされるワンショットマルチバイブレ−タと、電源
投入やリセット動作時から立上がるランプ電位発生手段
とを設け、前記ランプ電位が予定値に上昇した時前記ワ
ンショットマルチバイブレ−タを不能化することで実現
できる。あるいはその代わりに、電源投入やリセット動
作によってトリガされるワンショットマルチバイブレ−
タを用いるだけでも、同様の機能を実現することができ
る。
例えば、ウォッチドッグタイマ信号の極性反転によって
トリガされるワンショットマルチバイブレ−タと、電源
投入やリセット動作時から立上がるランプ電位発生手段
とを設け、前記ランプ電位が予定値に上昇した時前記ワ
ンショットマルチバイブレ−タを不能化することで実現
できる。あるいはその代わりに、電源投入やリセット動
作によってトリガされるワンショットマルチバイブレ−
タを用いるだけでも、同様の機能を実現することができ
る。
【００１８】図１の実施例では、同期トリガ発生部１６
を設けて、カウンタ１８からのカウント値の取込み、お
よび上下限値設定部２２による前記カウント値と上下限
値との比較を、ウォッチドッグタイマ信号Ｂが極性反転
した直後の発振パルスＡに同期して行なうようにタイミ
ング制御しているが、極性反転周期の時間規定（すなわ
ち、異常判定の基準）が緩やかで良ければ、前記同期ト
リガ発生部１６は単にウォッチドッグタイマ信号Ｂの極
性反転を検知して信号Ｃを出力するもので良い。すなわ
ち、信号Ｂの立上がり、立下がりタイミングでカウンタ
１８からのカウント値の取込み、および上下限値設定部
２２による前記カウント値と上下限値との比較を行なう
ようにしても良い。
を設けて、カウンタ１８からのカウント値の取込み、お
よび上下限値設定部２２による前記カウント値と上下限
値との比較を、ウォッチドッグタイマ信号Ｂが極性反転
した直後の発振パルスＡに同期して行なうようにタイミ
ング制御しているが、極性反転周期の時間規定（すなわ
ち、異常判定の基準）が緩やかで良ければ、前記同期ト
リガ発生部１６は単にウォッチドッグタイマ信号Ｂの極
性反転を検知して信号Ｃを出力するもので良い。すなわ
ち、信号Ｂの立上がり、立下がりタイミングでカウンタ
１８からのカウント値の取込み、および上下限値設定部
２２による前記カウント値と上下限値との比較を行なう
ようにしても良い。
【００１９】
【発明の効果】本発明によれば、ウォッチドッグタイマ
信号の極性反転周期が予定値よりも長くなるようなＣＰ
Ｕの異常を検知できるのはもちろん、前記周期が予定値
よりも短くなるような異常（例えば、プログラムの暴
走）をも検知することができるので、より完全な異常監
視が可能となる。また、ウォッチドッグタイマ信号が極
性反転するたびに、換言すれば、前記パルスの半周期ご
とに早期の異常判定ができるので、ＣＰＵ異常による障
害の伝播も最小に抑えることができる。
信号の極性反転周期が予定値よりも長くなるようなＣＰ
Ｕの異常を検知できるのはもちろん、前記周期が予定値
よりも短くなるような異常（例えば、プログラムの暴
走）をも検知することができるので、より完全な異常監
視が可能となる。また、ウォッチドッグタイマ信号が極
性反転するたびに、換言すれば、前記パルスの半周期ご
とに早期の異常判定ができるので、ＣＰＵ異常による障
害の伝播も最小に抑えることができる。
【００２０】さらに図１に示した実施例のように、上下
限比較部２０によるカウント値の取込み、比較およびカ
ウンタ１８のリセット、スタ−トをウォッチドッグタイ
マ信号の極性反転直後の発振パルスに同期させれば、外
乱ノイズによる影響も低減し、発振パルスの計数がより
一層正確に行なわれるので、ウォッチドッグタイマ信号
の極性反転周期監視が可能となる。また発振回路の発振
周波数を制御することにより、極性反転周期監視の精細
度を調整することが容易である。
限比較部２０によるカウント値の取込み、比較およびカ
ウンタ１８のリセット、スタ−トをウォッチドッグタイ
マ信号の極性反転直後の発振パルスに同期させれば、外
乱ノイズによる影響も低減し、発振パルスの計数がより
一層正確に行なわれるので、ウォッチドッグタイマ信号
の極性反転周期監視が可能となる。また発振回路の発振
周波数を制御することにより、極性反転周期監視の精細
度を調整することが容易である。
【図１】 本発明の１実施例のブロック図である。
【図２】 従来のウォッチドッグタイマ装置の１例を示
す回路図である。
す回路図である。
【図３】 図１の実施例の動作を説明するためのタイム
チャ−トである。
チャ−トである。
１０ ＣＰＵポ−ト １２ 発振回路 １４ 発振周波数制御部 １６ 同期トリガ発生部 １８ カウンタ ２０ 上下限比較部 ２６ システム動作判定部 ２８ スタ−ト信号発生部
Claims (6)
- 【請求項１】 ＣＰＵの動作とは独立した発振回路と、 前記発振回路から出力される発振パルスを計数するカウ
ンタと、 ＣＰＵポ―トから供給されるウォッチドッグタイマ信号
の極性反転に応答して反転検出信号を発生する同期トリ
ガ発生部と、 前記ウォッチドッグタイマ信号の極性反転の１周期中に
計数されるべき発振パルスの上限値および下限値を設定
する手段と、 前記反転検出信号に応答して前記カウンタの計数値を取
込み、これを前記上限値および下限値とそれぞれ比較し
て、計数値が上下限値からずれたときは異常信号を発生
し、一方計数値が上下限値の間にあるときは正常信号を
発生する上下限比較部とを具備したことを特徴とするウ
ォッチドッグタイマ装置。 - 【請求項２】 同期トリガ発生部は、ウォッチドッグタ
イマ信号の極性反転と事実上合致したタイミングで反転
検出信号を発生することを特徴とする請求項１記載のウ
ォッチドッグタイマ装置。 - 【請求項３】 同期トリガ発生部は、ウォッチドッグタ
イマ信号の極性反転の直後に出力される発振パルスと合
致したタイミングで反転検出信号を発生することを特徴
とする請求項１記載のウォッチドッグタイマ装置。 - 【請求項４】 電源投入やＣＰＵリセット動作後の最初
のウォッチドッグタイマ信号の極性反転のみに応答し
て、予定時間幅の単一パルスを擬似正常信号として発生
するスタ−ト信号発生部をさらに具備したことを特徴と
する請求項１ないし３のいずれかに記載のウォッチドッ
グタイマ装置。 - 【請求項５】 前記擬似正常信号は、前記極性反転の周
期よりも僅かに長い持続幅を有することを特徴とする請
求項４記載のウォッチドッグタイマ装置。 - 【請求項６】 発振回路の発振周波数を可変するための
発振周波数制御部をさらに具備したことを特徴とする請
求項１ないし５のいずれかに記載のウォッチドッグタイ
マ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3262527A JPH0792772B2 (ja) | 1991-09-17 | 1991-09-17 | ウォッチドッグタイマ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3262527A JPH0792772B2 (ja) | 1991-09-17 | 1991-09-17 | ウォッチドッグタイマ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0573363A true JPH0573363A (ja) | 1993-03-26 |
| JPH0792772B2 JPH0792772B2 (ja) | 1995-10-09 |
Family
ID=17377039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3262527A Expired - Fee Related JPH0792772B2 (ja) | 1991-09-17 | 1991-09-17 | ウォッチドッグタイマ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0792772B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08115235A (ja) * | 1994-10-14 | 1996-05-07 | Honda Motor Co Ltd | 制御装置の異常検出装置およびその方法 |
| DE102006046188A1 (de) * | 2006-09-29 | 2008-04-03 | Infineon Technologies Ag | Verfahren zur Überwachung des Betriebs eines Sicherheits-Controllers |
| JP2010250618A (ja) * | 2009-04-16 | 2010-11-04 | Mitsubishi Electric Corp | 安全監視入力装置 |
| JP2020091683A (ja) * | 2018-12-06 | 2020-06-11 | ローム株式会社 | ウィンドウ型ウォッチドッグタイマ及び半導体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5769432A (en) * | 1980-10-15 | 1982-04-28 | Hitachi Ltd | Information processor |
| JPS5816353A (ja) * | 1981-07-20 | 1983-01-31 | Fuji Facom Corp | 計算機異常監視方式 |
| JPS61168453A (ja) * | 1985-01-23 | 1986-07-30 | Mitsubishi Heavy Ind Ltd | Ｎｃ歯切機械の制御方法 |
| JPH027135A (ja) * | 1988-06-25 | 1990-01-11 | Sumitomo Electric Ind Ltd | ウォッチドッグタイマ回路 |
-
1991
- 1991-09-17 JP JP3262527A patent/JPH0792772B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5769432A (en) * | 1980-10-15 | 1982-04-28 | Hitachi Ltd | Information processor |
| JPS5816353A (ja) * | 1981-07-20 | 1983-01-31 | Fuji Facom Corp | 計算機異常監視方式 |
| JPS61168453A (ja) * | 1985-01-23 | 1986-07-30 | Mitsubishi Heavy Ind Ltd | Ｎｃ歯切機械の制御方法 |
| JPH027135A (ja) * | 1988-06-25 | 1990-01-11 | Sumitomo Electric Ind Ltd | ウォッチドッグタイマ回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08115235A (ja) * | 1994-10-14 | 1996-05-07 | Honda Motor Co Ltd | 制御装置の異常検出装置およびその方法 |
| DE102006046188A1 (de) * | 2006-09-29 | 2008-04-03 | Infineon Technologies Ag | Verfahren zur Überwachung des Betriebs eines Sicherheits-Controllers |
| JP2010250618A (ja) * | 2009-04-16 | 2010-11-04 | Mitsubishi Electric Corp | 安全監視入力装置 |
| JP2020091683A (ja) * | 2018-12-06 | 2020-06-11 | ローム株式会社 | ウィンドウ型ウォッチドッグタイマ及び半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0792772B2 (ja) | 1995-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900001444B1 (ko) | 내연기관 제어장치 | |
| US5434800A (en) | Programmable system for the synchronization of an electronic angular position indicator | |
| US5828253A (en) | Phase synchronization system which reduces power consumption and high frequency noise | |
| WO2003056348A2 (en) | Method for determining the frequency of a pulse input signal over a wide frequency range | |
| US20050267668A1 (en) | Interrupt generation circuit | |
| KR900006878B1 (ko) | 전자배선 백업장치 | |
| JPH0573363A (ja) | ウオツチドツグタイマ装置 | |
| US4617509A (en) | Voltage regulator for a microcomputer system | |
| JP2000146648A (ja) | 計測装置 | |
| JPH0639947B2 (ja) | 低圧電子配電点火装置 | |
| JPS61244856A (ja) | エンジンの信号処理装置 | |
| JPH09294219A (ja) | 水平同期信号周波数の測定装置 | |
| JP2997281B2 (ja) | 点火制御装置 | |
| JPH0749879Y2 (ja) | 二値化信号出力装置 | |
| JP2641882B2 (ja) | センサ信号の所定トリガ点を定める装置 | |
| JP3256356B2 (ja) | 時間差測定方法 | |
| JP3951760B2 (ja) | コントローラ | |
| JPH05189271A (ja) | 中央処理装置の異常検知装置 | |
| JP3159891B2 (ja) | Ｃｐｕ暴走検出回路 | |
| KR930005034B1 (ko) | 내연기관의 점화시기 제어장치 | |
| JPS6015516A (ja) | 流体流量検出装置 | |
| JPH0778006A (ja) | プログラマブルコントローラ | |
| JP3842880B2 (ja) | クロックの周波数異常検出回路および方法 | |
| JPH04239340A (ja) | ソフトウェア処理異常検出方法と装置 | |
| JP2003156520A (ja) | 電源周波数の判定装置及びその判定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071009 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101009 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |