JP3842880B2 - クロックの周波数異常検出回路および方法 - Google Patents
クロックの周波数異常検出回路および方法 Download PDFInfo
- Publication number
- JP3842880B2 JP3842880B2 JP29021597A JP29021597A JP3842880B2 JP 3842880 B2 JP3842880 B2 JP 3842880B2 JP 29021597 A JP29021597 A JP 29021597A JP 29021597 A JP29021597 A JP 29021597A JP 3842880 B2 JP3842880 B2 JP 3842880B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- monitoring
- frequency
- window
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の属する技術分野】
本発明は、クロックの周波数異常検出回路および方法に係り、外部から基準クロックを受信する電子回路装置において、入力される基準クロックの周波数の異常を検出するものであって、簡易な構成で検出の精度を任意に設定できるクロックの周波数異常検出回路および方法に関する。
【0002】
【従来の技術】
一般的に電子回路は、基準となるクロックを持ち、それを基準として各構成部品が動作するようになっている。このクロックは、タイミングの基準となるものなので一様でなければならず、その周波数に異常があるとその回路は誤動作し、正常な動作を期すことができない。したがって、特に、外部から基準となるクロックを入力するときには、その周波数の異常を検出することが必要である。
【0003】
このようなクロックの周波数異常を検出する技術としては、特開平6−29800号公報に「クロック異常検出回路」として開示されている。この技術によれば、入力基準クロックと、正常時の入力基準クロックと同じ出力周波数の発振器出力クロックとを比較することにより、クロックの異常を検出していた。
【0004】
【発明が解決しようとする課題】
上記従来技術は、クロックの周波数異常を検出するために、正常時のクロックを用意し、それと外れるものは異常と判断すると言う発想に基づいている。そのため、複数の入力基準クロックが入力され、それらの周波数の異常を検出しようとする際には、正常時の入力基準クロックと同じ出力周波数の発振器がそれぞれ必要になり、回路規模の増大につながるという問題点があった。また、異常検出する周波数範囲も回路規模の制限により、任意に設定することができないと言う問題点があった。
【0005】
本発明は、上記問題点を解決するためになされたもので、その目的は、外部から入力する周波数の異常を検出する回路において、複数の外部クロックを入力する場合であっても、一つの発振器のみの簡易な構成で、その周波数異常を検出することのできる周波数検出異常回路および方法を提供することにある。また、それによりLSI化が容易であり、装置の小型化に寄与する周波数検出異常回路および方法を提供することにある。
【0006】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るクロックの周波数異常検出回路の構成は、外部からクロックを入力して、そのクロックの異常を検出するクロックの周波数異常検出回路において、内部発振器を有し、その内部発振器の発生するクロックを基準として、ウインドウパルスを生成し、そのウインドウパルスによって規定される監視ウインドウを定め、かつ、外部から入力されるクロックから被検出パルスを生成して、その被検出パルスが前記監視ウインドウ内に有るか否かによってその外部から入力されるクロックの周波数異常を判定するようにしたものである。
【0007】
より詳しくは、上記クロックの周波数異常検出回路において、分周カウンタと、異常監視カウンタとを有し、この異常監視カウンタは、前記内部発振器の発生するクロックを基準として、監視周期タイミングを定める監視周期パルスを生成し、この監視周期タイミングの始点と、前記監視ウインドウの部までの時間をT[s]としたときに、監視周期タイミングの始点からT[s]経過後に、前記被検出パルスを発生させ、かつ、前記分周カウンタは、監視周期タイミングでリセットされる動作をする回路であり、しかも、この監視周期タイミングと前記監視ウインドウの幅とが任意に設定できるようにしたものである。
【0008】
次に、上記目的を達成するために、本発明に係るクロックの周波数異常検出方法の構成は、外部からクロックを入力して、そのクロックの異常を検出するクロックの周波数異常検出回路に用いる周波数異常検出方法において、このクロックの周波数異常検出回路は、内部発振器を有し、その内部発振器の発生するクロックを基準として、ウインドウパルスを生成し、そのウインドウパルスによって規定される監視ウインドウを定め、かつ、外部から入力されるクロックから被検出パルスを生成して、その被検出パルスが前記監視ウインドウ内に有るか否かによってその外部から入力されるクロックの周波数異常を判定するようにしたものである。
【0009】
より詳しくは、上記クロックの周波数異常検出方法において、上記クロックの周波数検出回路は、さらに、分周カウンタと、異常監視カウンタとを有し、この異常監視カウンタは、前記内部発振器の発生するクロックを基準として、監視周期タイミングを定める監視周期パルスを生成し、この監視周期タイミングの始点と、前記監視ウインドウの中心部までの時間をT[s]としたときに、監視周期タイミングの始点からT[s]経過後に、前記被検出パルスを発生させ、かつ、前記分周カウンタは、監視周期タイミングでリセットされる動作をする回路であり、しかも、この監視周期タイミングと前記監視ウインドウの幅とが任意に設定できるようにしたものである。
【0010】
【発明の実施の形態】
以下、本発明の一実施形態を、図1および図2を用いて説明する。
図1は、本発明のクロックの周波数異常検出回路の構成を示すブロック図である。
図2は、本発明のクロックの周波数異常検出回路の動作を説明するタイミングチャートである。
【0011】
〔クロックの周波数異常検出回路の構成〕
本実施形態のクロックの周波数異常検出回路は、図1に示すように内部発振器0、異常監視カウンタ1、ウインドウ生成部2、分周カウンタ3、比較器4、被検出パルス生成用デコード回路5、ウインドウ生成用デコード回路6、監視周期タイミング用デコード回路7からなっている。
【0012】
内部発振器0は、外部から入力されるクロックの異常を検出するための内部クロックを生成する。この内部発振器0は、安定度の高いものでなければならない。
【0013】
異常監視カウンタ1は、内部発振器0からの出力クロックで順次カウントアップするカウンタである。この異常監視カウンタ1より、後に説明するウインドウ生成タイミングに関するパルスと監視周期パルスとが出力される。
【0014】
ウインドウ生成用デコード回路6は、異常監視カウンタから出力されるパルスに従って、ウインドウ生成タイミングセットパルスとウインドウ生成タイミングリセットパルスを出力する。
【0015】
ウインドウ生成部2では、入力されるセット、リセットタイミングのパルスに従い、ウインドウパルスをセット(”H”(High)の状態)したり、リセット(”L”(Low)の状態)したりする。ここで、「ウインドウパルス」とは、「監視ウインドウ」の範囲を示すためのパルスであり、監視ウインドウとは、周波数異常を監視するためのタイミング領域を比喩的な用語で表現したものである。
【0016】
監視周期タイミング用デコーダ回路7は、異常監視カウンタからのパルスを受け、監視周期パルスを発生する回路である。この監視周期パルスは、周波数異常の検出動作の開始を示すタイミングで発生するパルスであり、また、後述する分周カウンタ3をリセットする役割も担っている。
【0017】
分周カウンタ3は、被検出クロックによって順次カウントアップされるカウンタである。被検出パルス生成用デコード回路5は、分周カウンタ3からの出力を受け、理想的な被検出クロックが入力されたときには、前述したウインドウパルスの中心に被検出パルスを出力するようにタイミング調整される。
【0018】
このような構成において、外部から入力される被検出クロックの周波数異常は、比較器4により、被検出パルスが監視ウインドウ内にあるか否かにより判断される。すなわち、分周カウンタ3を監視周期パルスによりリセットし、それから、一定時間後に発生する被検出パルスが監視ウインドウの中に含まれるときには正常と判断し、含まれないときには異常と判断する。
【0019】
〔クロックの周波数異常検出回路の動作概要〕
上で説明したような構成で動作の概要を説明すると以下のようになる。
【0020】
周波数異常動作の検出開始の基準となるのは、監視周期パルスである。監視周期パルスの周期を2T[s]としたときに、T[s]の所を中心として、幅2W[s]の監視ウインドウを作る。この監視ウインドウ内では、ウインドウパルスが”H”の状態であり、それ以外の所では、ウインドウパルスが”L”の状態である。
【0021】
そして、分周クロック3は、被検出クロックが正常のクロックのときには、被検出パルスが、監視ウインドウの中心部に発生するようにする。
【0022】
そして、被検出パルスがウインドウ外で発生したときに、被検出クロックの周波数が異常であると判断する。これは、比較器4によって被検出パルスがあったときに、ウインドウパルスがセットされているか否かで判断される。、このようにしておけば、監視周期パルスの出力周期とウインドウパルス幅の設定することにより、周波数異常の検出精度が任意に設定することができる。
【0023】
〔監視周期タイミングとウインドウパルス幅の設定〕
上で説明したように、被検出クロックの周波数異常は、監視周期タイミング毎に発生する被検出パルスがウインドウパルスがセットされている状態で発生しているかで検出する。
【0024】
以下、そのための監視周期タイミングとウインドウパルス幅の設定について述べる。これらの値は、被検出クロックの性質と異常検出の精度に影響されることになる。
【0025】
監視周期タイミングを司る監視周期パルスのクロックは、高安定度の内部発振器を基準として発生させる。高安定度内部発振器の周波数安定度を±I[ppm]以内、入力される被検出クロックの周波数安定度を±E[ppm]とした場合、最悪時の被検出クロックと内部発振器のタイミングは(2I+E)[ppm]ずれることになる。
【0026】
そこで、入力される被検出クロックの周期をTo[s]とした時、監視周期T[s]と被検出クロックの周期To[s]は、
【0027】
【数1】
To[s]≦T[s]×(2I+E)[ppm] … (式1)
となる。したがって、T[s]の設定は、
【0028】
【数2】
T[s]≧To[s]/(2I+E)[ppm] … (式2)
となる。
【0029】
ここで、異常監視カウンタ1をn進カウンタとして、高安定度内部発振器の周期をTi[s]とすると、
【0030】
【数3】
2T[s]=Ti[s]×n … (式3)
の関係となる。
【0031】
また、被検出パルス周期をTdet[s]、被検出クロックによる分周カウンタ3をm進カウンタとすると、
【0032】
【数4】
Tdet[s]=To[s]×m … (式4)
の関係となる。
【0033】
被検出クロックによる分周カウンタ3出力の被検出パルス周期Tdet[s]を、被検出クロックと内部発振器のタイミングのずれが0[ppm]であるときに、監視ウインドウの中心、すなわち、ウインドウパルスがセットされている領域の中心に出力される様に設定する。
【0034】
すなわち、被検出クロックと内部発振器のタイミングのずれが0[ppm]であるときには、以下の関係が成立するようにするわけである。
【0035】
【数5】
Tdet[s]=T[s] … (式5)
したがって、被検出クロックと内部発振器のタイミングのずれが0[ppm]であるときに、この(式5)が成立するべく監視周期パルスと被検出パルスが発生するように、異常監視カウンタ1と分周カウンタ3を調整する。なお、T[s]、Tdet[s]は、それぞれm進カウンタ、n進カウンタとなっているので両者を一致させるのはその公倍数でなければならない。
【0036】
次に、監視ウインドウのウインドウ幅を設定について説明する。
【0037】
先に説明したように最悪時の被検出クロックと内部発振器のタイミングのずれは、(2I+E)[ppm]であった。したがって、これ以上のずれが生じた場合に周波数異常となる。この時、rをマージン(拡大・縮小率)として、ウインドウパルス立ち上がりエッヂから中心までの値W[s]は、以下の関係となる。
【0038】
【数6】
W[s]=T[s]×(2I+E)[ppm]×r … (式6)
式(6)は、内部発振器の出力安定度±I[ppm]による誤検出を防ぐために、図2の斜線部に示すT×2I[s]の幅が加えられている。
【0039】
〔本発明の周波数異常回路の動作〕
上記のように監視パルスとウインドウパルス幅を設定したときの本発明の周波数異常回路の動作について説明しよう。
【0040】
異常監視カウンタ1は、(式2)、(式3)で定められるT[s]でもって、2T[s]毎に監視周期パルスを出力する。ここで、T[s]の2倍の周期で監視周期パルスを発生させるのは、周波数がプラス側及びマイナス側、どちらにずれた時にも異常を検出できる様にするためである。
【0041】
また、異常監視カウンタ1は、監視周期パルスからT[s]を経た所を基準(すなわち、監視ウィドウの中心部)として、−W[s]にウインドウ生成タイミングセットパルス+W[s]にウインドウ生成タイミングリセットパルスを出力する。
【0042】
ウインドウ生成部2は、異常監視カウンタ1からのウインドウ生成タイミングセットパルス、リセットパルスにしたがって、ウインドウパルスをセット、リセットする。
【0043】
一方、分周カウンタ3は、監視周期パルスによってリセットされる。分周カウンタ3による被検出パルス生成用デコード回路は、被検出クロックと内部発振器のタイミングのずれを0[ppm]としたときには、Tdet[s]より図2の(a)に示すように監視周期タイミングからT[s]後に被検出パルスを出力させる。これが、被検出クロックが理想的な状態にあるときである。
【0044】
これに反し、被検出クロックの周波数が、内部発振器の出力に対して−X[ppm]ずれた場合、図2の(b)に示すように、被検出パルスはウインドウパルスの中心に対してT[s]×X[ppm]手前に出力される。
【0045】
よって、以下の関係が成立するとき、
【0046】
【数7】
W[s]<T[s]×X[ppm] … (式7)
ウインドウパルス”L”のときに被検出パルスが出力されるので、比較器4では基準より−X[ppm]ずれたとして、被検出クロックの周波数異常であると判断される。
【0047】
【発明の効果】
本発明によれば、外部から入力する周波数の異常を検出する回路において、複数の外部クロックを入力する場合であっても、一つの発振器のみの簡易な構成で、その周波数異常を検出することのできる周波数検出異常回路および方法を提供することにある。また、それによりLSI化が容易であり、装置の小型化に寄与することができる。
【図面の簡単な説明】
【図1】本発明のクロックの周波数異常検出回路の構成を示すブロック図である。
【図2】本発明のクロックの周波数異常検出回路の動作を説明するタイミングチャートである。
【符号の説明】
0…内部発振器、1…異常監視カウンタ、2…ウインドウ生成部、3…分周カウンタ、4…比較器。
Claims (4)
- 外部からクロックを入力して、そのクロックの異常を検出するクロックの周波数異常検出回路において、
内部発振器を有し、
その内部発振器の発生するクロックを基準として、
ウインドウパルスを生成し、
そのウインドウパルスによって規定される監視ウインドウを定め、
かつ、外部から入力されるクロックから被検出パルスを生成して、
その被検出パルスが前記監視ウインドウ内に有るか否かによってその外部から入力されるクロックの周波数異常を判定することを特徴とするクロックの周波数異常検出回路。 - 分周カウンタと、
異常監視カウンタとを有し、
この異常監視カウンタは、
前記内部発振器の発生するクロックを基準として、
監視周期タイミングを定める監視周期パルスを生成し、
この監視周期タイミングの始点と、前記監視ウインドウの中心部までの時間をT[s]としたときに、
監視周期タイミングの始点からT[s]経過後に、前記被検出パルスを発生させ、
かつ、前記分周カウンタは、監視周期タイミングでリセットされる動作をする回路であり、
しかも、この監視周期タイミングと前記監視ウインドウの幅とが任意に設定できる請求項1記載のクロックの周波数異常検出回路。 - 外部からクロックを入力して、そのクロックの異常を検出するクロックの周波数異常検出回路に用いる周波数異常検出方法において、
このクロックの周波数異常検出回路は、
内部発振器を有し、
その内部発振器の発生するクロックを基準として、
ウインドウパルスを生成し、
そのウインドウパルスによって規定される監視ウインドウを定め、
かつ、外部から入力されるクロックから被検出パルスを生成して、
その被検出パルスが前記監視ウインドウ内に有るか否かによってその外部から入力されるクロックの周波数異常を判定することを特徴とするクロックの周波数異常検出方法。 - 前記請求項3記載のクロックの周波数検出回路は、さらに、
分周カウンタと、
異常監視カウンタとを有し、
この異常監視カウンタは、
前記内部発振器の発生するクロックを基準として、
監視周期タイミングを定める監視周期パルスを生成し、
この監視周期タイミングの始点と、前記監視ウインドウの中心部までの時間をT[s]としたときに、
監視周期タイミングの始点からT[s]経過後に、前記被検出パルスを発生させ、
かつ、前記分周カウンタは、監視周期タイミングでリセットされる動作をする回路であり、
しかも、この監視周期タイミングと前記監視ウインドウの幅とが任意に設定できる請求項3記載のクロックの周波数異常検出方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29021597A JP3842880B2 (ja) | 1997-10-23 | 1997-10-23 | クロックの周波数異常検出回路および方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29021597A JP3842880B2 (ja) | 1997-10-23 | 1997-10-23 | クロックの周波数異常検出回路および方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11127064A JPH11127064A (ja) | 1999-05-11 |
JP3842880B2 true JP3842880B2 (ja) | 2006-11-08 |
Family
ID=17753252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29021597A Expired - Fee Related JP3842880B2 (ja) | 1997-10-23 | 1997-10-23 | クロックの周波数異常検出回路および方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3842880B2 (ja) |
-
1997
- 1997-10-23 JP JP29021597A patent/JP3842880B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11127064A (ja) | 1999-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7391240B2 (en) | Clock anomaly detection circuit and clock anomaly detection method | |
JP3842880B2 (ja) | クロックの周波数異常検出回路および方法 | |
EP1172662B1 (en) | Counter verification circuit | |
JP2000258537A (ja) | 信号検出装置 | |
JP2011197910A (ja) | クロック制御回路およびマイクロコンピュータ | |
JP2005339245A (ja) | 割り込み発生回路 | |
US6369625B1 (en) | Phase locked loop circuit | |
JP2002296309A (ja) | 周波数異常検出回路およびそれに用いる異常検出値設定回路 | |
KR19990060348A (ko) | 자체클럭을 이용한 클럭 감시회로 | |
JP3302513B2 (ja) | 位相同期回路の異常検出方式 | |
JP2763019B2 (ja) | フレームパルス発生装置 | |
KR100221496B1 (ko) | 동기상태 감시회로 | |
JP2009302912A (ja) | クロック生成回路 | |
JP2658126B2 (ja) | 入力周波数の発生装置 | |
JPS62164200A (ja) | 交通信号制御装置 | |
JP2556258B2 (ja) | Pll回路のドリフト警報装置 | |
JPH0226427B2 (ja) | ||
JP2001237681A (ja) | 入力断検出装置 | |
JPH04361309A (ja) | 受信クロック異常検出回路 | |
JPH01145580A (ja) | 異常信号検出回路 | |
JP2885494B2 (ja) | クロックパルス発生回路 | |
JP3005731B2 (ja) | 警報保護回路 | |
JP2827904B2 (ja) | バイポーラクロック擾乱検出回路 | |
JPH11212663A (ja) | クロック信号断検出回路 | |
JPH03250226A (ja) | ウォッチドッグタイマー |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040209 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041008 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060502 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060626 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060811 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |