JPH11127064A - クロックの周波数異常検出回路および方法 - Google Patents

クロックの周波数異常検出回路および方法

Info

Publication number
JPH11127064A
JPH11127064A JP9290215A JP29021597A JPH11127064A JP H11127064 A JPH11127064 A JP H11127064A JP 9290215 A JP9290215 A JP 9290215A JP 29021597 A JP29021597 A JP 29021597A JP H11127064 A JPH11127064 A JP H11127064A
Authority
JP
Japan
Prior art keywords
clock
monitoring
frequency
pulse
window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9290215A
Other languages
English (en)
Other versions
JP3842880B2 (ja
Inventor
Takao Fukushima
隆生 福島
Takeshi Yamaguchi
山口  剛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP29021597A priority Critical patent/JP3842880B2/ja
Publication of JPH11127064A publication Critical patent/JPH11127064A/ja
Application granted granted Critical
Publication of JP3842880B2 publication Critical patent/JP3842880B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】外部から入力する周波数の異常を検出する回路
において、複数の外部クロックを入力する場合であって
も、一つの発振器のみの簡易な構成で、その周波数異常
を検出することのできるようにする。 【解決手段】内部発振器の発生するクロックを基準とし
て、ウインドウパルスを生成し、そのウインドウパルス
によって規定される監視ウインドウを定め、かつ、外部
から入力されるクロックから被検出パルスを生成して、
その非検出パルスが前記監視ウインドウ内に有るか否か
によってその外部から入力されるクロックの周波数異常
を判定する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、クロックの周波数
異常検出回路および方法に係り、外部から基準クロック
を受信する電子回路装置において、入力される基準クロ
ックの周波数の異常を検出するものであって、簡易な構
成で検出の精度を任意に設定できるクロックの周波数異
常検出回路および方法に関する。
【0002】
【従来の技術】一般的に電子回路は、基準となるクロッ
クを持ち、それを基準として各構成部品が動作するよう
になっている。このクロックは、タイミングの基準とな
るものなりで一様でなければならず、その周波数に異常
があるとその回路は誤動作し、正常な動作を期すことが
できない。したがって、特に、外部から基準となるクロ
ックを入力するときには、その周波数の異常を検出する
ことが必要である。
【0003】このようなクロックの周波数異常を検出す
る技術としては、特開平6−29800号公報に「クロ
ック異常検出回路」として開示されている。この技術に
よれば、入力基準クロックと、正常時の入力基準クロッ
クと同じ出力周波数の発振器出力クロックとを比較する
ことにより、クロックの異常を検出していた。
【0004】
【発明が解決しようとする課題】上記従来技術は、クロ
ックの周波数異常を検出するために、正常時のクロック
を用意し、それと外れるものは異常と判断すると言う発
想に基づいている。そのため、複数の入力基準クロック
が入力され、それらの周波数の異常を検出しようとする
際には、正常時の入力基準クロックと同じ出力周波数の
発振器がそれぞれ必要になり、回路規模の増大につなが
るという問題点があった。また、異常検出する周波数範
囲も回路規模の制限により、任意に設定することができ
ないと言う問題点があった。
【0005】本発明は、上記問題点を解決するためにな
されたもので、その目的は、外部から入力する周波数の
異常を検出する回路において、複数の外部クロックを入
力する場合であっても、一つの発振器のみの簡易な構成
で、その周波数異常を検出することのできる周波数検出
異常回路および方法を提供することにある。また、それ
によりLSI化が容易であり、装置の小型化に寄与する
周波数検出異常回路および方法を提供することにある。
【0006】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るクロックの周波数異常検出回路の構成
は、外部からクロックを入力して、そのクロックの異常
を検出するクロックの周波数異常検出回路において、内
部発振器を有し、その内部発振器の発生するクロックを
基準として、ウインドウパルスを生成し、そのウインド
ウパルスによって規定される監視ウインドウを定め、か
つ、外部から入力されるクロックから被検出パルスを生
成して、その非検出パルスが前記監視ウインドウ内に有
るか否かによってその外部から入力されるクロックの周
波数異常を判定するようにしたものである。
【0007】より詳しくは、上記クロックの周波数異常
検出回路において、分周カウンタと、異常監視カウンタ
とを有し、この異常監視カウンタは、前記内部発振器の
発生するクロックを基準として、監視周期タイミングを
定める監視周期パルスを生成し、この監視周期タイミン
グの始点と、前記監視ウインドウの部までの時間をT
[s]としたときに、監視周期タイミングの始点からT[s]
経過後に、前記被検出パルスを発生させ、かつ、前記分
周カウンタは、監視周期タイミングでリセットされる動
作をする回路であり、しかも、この監視周期タイミング
と前記監視ウインドウの幅とが任意に設定できるように
したものである。
【0008】次に、上記目的を達成するために、本発明
に係るクロックの周波数異常検出方法の構成は、外部か
らクロックを入力して、そのクロックの異常を検出する
クロックの周波数異常検出回路に用いる周波数異常検出
方法において、このクロックの周波数異常検出回路は、
内部発振器を有し、その内部発振器の発生するクロック
を基準として、ウインドウパルスを生成し、そのウイン
ドウパルスによって規定される監視ウインドウを定め、
かつ、外部から入力されるクロックから被検出パルスを
生成して、その非検出パルスが前記監視ウインドウ内に
有るか否かによってその外部から入力されるクロックの
周波数異常を判定するようにしたものである。
【0009】より詳しくは、上記クロックの周波数異常
検出方法において、上記クロックの周波数検出回路は、
さらに、分周カウンタと、異常監視カウンタとを有し、
この異常監視カウンタは、前記内部発振器の発生するク
ロックを基準として、監視周期タイミングを定める監視
周期パルスを生成し、この監視周期タイミングの始点
と、前記監視ウインドウの中心部までの時間をT[s]と
したときに、監視周期タイミングの始点からT[s]経過
後に、前記被検出パルスを発生させ、かつ、前記分周カ
ウンタは、監視周期タイミングでリセットされる動作を
する回路であり、しかも、この監視周期タイミングと前
記監視ウインドウの幅とが任意に設定できるようにした
ものである。
【0010】
【発明の実施の形態】以下、本発明の一実施形態を、図
1および図2を用いて説明する。図1は、本発明のクロ
ックの周波数異常検出回路の構成を示すブロック図であ
る。図2は、本発明のクロックの周波数異常検出回路の
動作を説明するタイミングチャートである。
【0011】〔クロックの周波数異常検出回路の構成〕
本実施形態のクロックの周波数異常検出回路は、図1に
示すように内部発振器0、異常監視カウンタ1、ウイン
ドウ生成部2、分周カウンタ3、比較器4、非検出パル
ス生成用デコード回路5、ウインドウ生成用デコード回
路6、監視周期タイミング用デコード回路7からなって
いる。
【0012】内部発振器0は、外部から入力されるクロ
ックの異常を検出するための内部クロックを生成する。
この内部発振器0は、安定度の高いものでなければなら
ない。
【0013】異常監視カウンタ1は、内部発振器0から
の出力クロックで順次カウントアップするカウンタであ
る。この異常監視カウンタ1より、後に説明するウイン
ドウ生成タイミングに関するパルスと監視周期パルスと
が出力される。
【0014】ウインドウ生成用デコード回路6は、異常
監視カウンタから出力されるパルスに従って、ウインド
ウ生成タイミングセットパルスとウインドウ生成タイミ
ングリセットパルスを出力する。
【0015】ウインドウ生成部2では、入力されるセッ
ト、リセットタイミングのパルスに従い、ウインドウパ
ルスをセット(”H”(High)の状態)したり、リ
セット(”L”(Low)の状態)したりする。ここ
で、「ウインドウパルス」とは、「監視ウインドウ」の
範囲を示すためのパルスであり、監視ウインドウとは、
周波数異常を監視するためのタイミング領域を比喩的な
用語で表現したものである。
【0016】監視周期タイミング用デコーダ回路7は、
異常監視カウンタからのパルスを受け、監視周期パルス
を発生する回路である。この監視周期パルスは、周波数
異常の検出動作の開始を示すタイミングで発生するパル
スであり、また、後述する分周カウンタ3をリセットす
る役割も担っている。
【0017】分周カウンタ3は、被検出クロックによっ
て順次カウントアップされるカウンタである。被検出パ
ルス生成用デコード回路5は、分周カウンタ3からの出
力を受け、理想的な被検出クロックが入力されたときに
は、前述したウインドウパルスの中心に被検出パルスを
出力するようにタイミング調整される。
【0018】このような構成において、外部から入力さ
れる非検出クロックの周波数異常は、比較器4により、
非検出パルスが監視ウインドウ内にあるか否かにより判
断される。すなわち、分周カウンタ3を監視周期パルス
によりリセットし、それから、一定時間後に発生する非
検出パルスが監視ウインドウの中に含まれるときには正
常と判断し、含まれないときには異常と判断する。
【0019】〔クロックの周波数異常検出回路の動作概
要〕上で説明したような構成で動作の概要を説明すると
以下のようになる。
【0020】周波数異常動作の検出開始の基準となるの
は、監視周期パルスである。監視周期パルスの周期を2
T[s]としたときに、T[s]の所を中心として、幅2W
[s]の監視ウインドウを作る。この監視ウインドウ内で
は、ウインドウパルスが”H”の状態であり、それ以外
の所では、ウインドウパルスが”L”の状態である。
【0021】そして、分周クロック3は、非検出クロッ
クが正常のクロックのときには、非検出パルスが、監視
ウインドウの中心部に発生するようにする。
【0022】そして、非検出パルスがウインドウ外で発
生したときに、非検出クロックの周波数が異常であると
判断する。これは、比較器4によって非検出パルスがあ
ったときに、ウインドウパルスがセットされているか否
かで判断される。、このようにしておけば、監視周期パ
ルスの出力周期とウインドウパルス幅の設定することに
より、周波数異常の検出精度が任意に設定することがで
きる。
【0023】〔監視周期タイミングとウインドウパルス
幅の設定〕上で説明したように、非検出クロックの周波
数異常は、監視周期タイミング毎に発生する非検出パル
スがウインドウパルスがセットされている状態で発生し
ているかで検出する。
【0024】以下、そのための監視周期タイミングとウ
インドウパルス幅の設定について述べる。これらの値
は、非検出クロックの性質と異常検出の精度に影響され
ることになる。
【0025】監視周期タイミングを司る監視周期パルス
のクロックは、高安定度の内部発振器を基準として発生
させる。高安定度内部発振器の周波数安定度を±I[pp
m]以内、入力される被検出クロックの周波数安定度を±
E[ppm]とした場合、最悪時の被検出クロックと内部発
振器のタイミングは(2I+E)[ppm]ずれることにな
る。
【0026】そこで、入力される被検出クロックの周期
をTo[s]とした時、監視周期T[s]と被検出クロックの
周期To[s]は、
【0027】
【数1】 To[s]≦T[s]×(2I+E)[ppm] … (式1) となる。したがって、T[s]の設定は、
【0028】
【数2】 T[s]≧To[s]/(2I+E)[ppm] … (式2) となる。
【0029】ここで、異常監視カウンタ1をn進カウン
タとして、高安定度内部発振器の周期をTi[s]とする
と、
【0030】
【数3】 2T[s]=Ti[s]×n … (式3) の関係となる。
【0031】また、被検出パルス周期をTdet[s]、
被検出クロックによる分周カウンタ3をm進カウンタと
すると、
【0032】
【数4】 Tdet[s]=To[s]×m … (式4) の関係となる。
【0033】被検出クロックによる分周カウンタ3出力
の被検出パルス周期Tdet[s]を、被検出クロックと
内部発振器のタイミングのずれが0[ppm]であるとき
に、監視ウインドウの中心、すなわち、ウインドウパル
スがセットされている領域の中心に出力される様に設定
する。
【0034】すなわち、被検出クロックと内部発振器の
タイミングのずれが0[ppm]であるときには、以下の関
係が成立するようにするわけである。
【0035】
【数5】 Tdet[s]=T[s] … (式5) したがって、被検出クロックと内部発振器のタイミング
のずれが0[ppm]であるときに、この(式5)が成立す
るべく監視周期パルスと非検出パルスが発生するよう
に、異常監視カウンタ1と分周カウンタ3を調整する。
なお、T[s]、Tdet[s]は、それぞれm進カウンタ、
n進カウンタとなっているので両者を一致させるのはそ
の公倍数でなければならない。
【0036】次に、監視ウインドウのウインドウ幅を設
定について説明する。
【0037】先に説明したように最悪時の被検出クロッ
クと内部発振器のタイミングのずれは、(2I+E)[p
pm]であった。したがって、これ以上のずれが生じた場
合に周波数異常となる。この時、rをマージン(拡大・
縮小率)として、ウインドウパルス立ち上がりエッヂか
ら中心までの値W[s]は、以下の関係となる。
【0038】
【数6】 W[s]=T[s]×(2I+E)[ppm]×r … (式6) 式(6)は、内部発振器の出力安定度±I[ppm]による
誤検出を防ぐために、図2の斜線部に示すT×2I[s]
の幅が加えられている。
【0039】〔本発明の周波数異常回路の動作〕上記の
ように監視パルスとウインドウパルス幅を設定したとき
の本発明の周波数異常回路の動作について説明しよう。
【0040】異常監視カウンタ1は、(式2)、(式
3)で定められるT[s]でもって、2T[s]毎に監視周期
パルスを出力する。ここで、T[s]の2倍の周期で監視
周期パルスを発生させるのは、周波数がプラス側及びマ
イナス側、どちらにずれた時にも異常を検出できる様に
するためである。
【0041】また、異常監視カウンタ1は、監視周期パ
ルスからT[s]を経た所を基準(すなわち、監視ウィド
ウの中心部)として、−W[s]にウインドウ生成タイミ
ングセットパルス+W[s]にウインドウ生成タイミング
リセットパルスを出力する。
【0042】ウインドウ生成部2は、異常監視カウンタ
1からのウインドウ生成タイミングセットパルス、リセ
ットパルスにしたがって、ウインドウパルスをセット、
リセットする。
【0043】一方、分周カウンタ3は、監視周期パルス
によってリセットされる。分周カウンタ3による被検出
パルス生成用デコード回路は、被検出クロックと内部発
振器のタイミングのずれを0[ppm]としたときには、T
det[s]より図2の(a)に示すように監視周期タイ
ミングからT[s]後に被検出パルスを出力させる。これ
が、非検出クロックが理想的な状態にあるときである。
【0044】これに反し、被検出クロックの周波数が、
内部発振器の出力に対して−X[ppm]ずれた場合、図2
の(b)に示すように、被検出パルスはウインドウパル
スの中心に対してT[s]×X[ppm]手前に出力される。
【0045】よって、以下の関係が成立するとき、
【0046】
【数7】 W[s]<T[s]×X[ppm] … (式7) ウインドウパルス”L”のときに被検出パルスが出力さ
れるので、比較器4では基準より−X[ppm]ずれたとし
て、被検出クロックの周波数異常であると判断される。
【0047】
【発明の効果】本発明によれば、外部から入力する周波
数の異常を検出する回路において、複数の外部クロック
を入力する場合であっても、一つの発振器のみの簡易な
構成で、その周波数異常を検出することのできる周波数
検出異常回路および方法を提供することにある。また、
それによりLSI化が容易であり、装置の小型化に寄与
することができる。
【図面の簡単な説明】
【図1】本発明のクロックの周波数異常検出回路の構成
を示すブロック図である。
【図2】本発明のクロックの周波数異常検出回路の動作
を説明するタイミングチャートである。
【符号の説明】
0…内部発振器、1…異常監視カウンタ、2…ウインド
ウ生成部、3…分周カウンタ、4…比較器。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 外部からクロックを入力して、そのクロ
    ックの異常を検出するクロックの周波数異常検出回路に
    おいて、 内部発振器を有し、 その内部発振器の発生するクロックを基準として、 ウインドウパルスを生成し、 そのウインドウパルスによって規定される監視ウインド
    ウを定め、 かつ、外部から入力されるクロックから被検出パルスを
    生成して、 その非検出パルスが前記監視ウインドウ内に有るか否か
    によってその外部から入力されるクロックの周波数異常
    を判定することを特徴とするクロックの周波数異常検出
    回路。
  2. 【請求項2】 分周カウンタと、 異常監視カウンタとを有し、 この異常監視カウンタは、 前記内部発振器の発生するクロックを基準として、 監視周期タイミングを定める監視周期パルスを生成し、 この監視周期タイミングの始点と、前記監視ウインドウ
    の中心部までの時間をT[s]としたときに、 監視周期タイミングの始点からT[s]経過後に、前記被
    検出パルスを発生させ、 かつ、前記分周カウンタは、監視周期タイミングでリセ
    ットされる動作をする回路であり、 しかも、この監視周期タイミングと前記監視ウインドウ
    の幅とが任意に設定できる請求項1記載のクロックの周
    波数異常検出回路。
  3. 【請求項3】 外部からクロックを入力して、そのクロ
    ックの異常を検出するクロックの周波数異常検出回路に
    用いる周波数異常検出方法において、 このクロックの周波数異常検出回路は、 内部発振器を有し、 その内部発振器の発生するクロックを基準として、 ウインドウパルスを生成し、 そのウインドウパルスによって規定される監視ウインド
    ウを定め、 かつ、外部から入力されるクロックから被検出パルスを
    生成して、 その非検出パルスが前記監視ウインドウ内に有るか否か
    によってその外部から入力されるクロックの周波数異常
    を判定することを特徴とするクロックの周波数異常検出
    方法。
  4. 【請求項4】 前記請求項3記載のクロックの周波数検
    出回路は、さらに、 分周カウンタと、 異常監視カウンタとを有し、 この異常監視カウンタは、 前記内部発振器の発生するクロックを基準として、 監視周期タイミングを定める監視周期パルスを生成し、 この監視周期タイミングの始点と、前記監視ウインドウ
    の中心部までの時間をT[s]としたときに、 監視周期タイミングの始点からT[s]経過後に、前記被
    検出パルスを発生させ、 かつ、前記分周カウンタは、監視周期タイミングでリセ
    ットされる動作をする回路であり、 しかも、この監視周期タイミングと前記監視ウインドウ
    の幅とが任意に設定できる請求項3記載のクロックの周
    波数異常検出方法。
JP29021597A 1997-10-23 1997-10-23 クロックの周波数異常検出回路および方法 Expired - Fee Related JP3842880B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29021597A JP3842880B2 (ja) 1997-10-23 1997-10-23 クロックの周波数異常検出回路および方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29021597A JP3842880B2 (ja) 1997-10-23 1997-10-23 クロックの周波数異常検出回路および方法

Publications (2)

Publication Number Publication Date
JPH11127064A true JPH11127064A (ja) 1999-05-11
JP3842880B2 JP3842880B2 (ja) 2006-11-08

Family

ID=17753252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29021597A Expired - Fee Related JP3842880B2 (ja) 1997-10-23 1997-10-23 クロックの周波数異常検出回路および方法

Country Status (1)

Country Link
JP (1) JP3842880B2 (ja)

Also Published As

Publication number Publication date
JP3842880B2 (ja) 2006-11-08

Similar Documents

Publication Publication Date Title
US7391240B2 (en) Clock anomaly detection circuit and clock anomaly detection method
EP0651517B1 (en) Clock signal generation circuit having detective circuit detecting loss of reference clock
US20020097070A1 (en) Method and system for reliably providing a lock indication
EP1237282A1 (en) Circuit for the detection of clock signal period abnormalities
US6469544B2 (en) Device for detecting abnormality of clock signal
CN105553444A (zh) 自适应滤波器
JP2000258537A (ja) 信号検出装置
US11609600B2 (en) Glitch detector
JPH11127064A (ja) クロックの周波数異常検出回路および方法
JP4819707B2 (ja) 冗長演算システムよび演算部
JP2002296309A (ja) 周波数異常検出回路およびそれに用いる異常検出値設定回路
JP3302513B2 (ja) 位相同期回路の異常検出方式
JP2006031133A (ja) 半導体装置
JP5171379B2 (ja) 周波数異常検出回路
JPH01296838A (ja) 外部入力のノイズ信号検出装置
JPH0226427B2 (ja)
JPH01145580A (ja) 異常信号検出回路
JPH03250226A (ja) ウォッチドッグタイマー
JPH0147935B2 (ja)
JPS61131654A (ja) 3状態信号復号方式
JP2658126B2 (ja) 入力周波数の発生装置
JPH05219097A (ja) タイミング信号監視回路
JPH03140021A (ja) 1/0交番信号検出回路
JP2004252834A (ja) クロック異常検出回路及びその検出方法
JPH08102679A (ja) Crcエラー検出回路

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060502

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060626

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060811

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 4

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120818

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130818

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees