JP4126849B2 - マルチcpuシステムの監視方式 - Google Patents
マルチcpuシステムの監視方式 Download PDFInfo
- Publication number
- JP4126849B2 JP4126849B2 JP2000141208A JP2000141208A JP4126849B2 JP 4126849 B2 JP4126849 B2 JP 4126849B2 JP 2000141208 A JP2000141208 A JP 2000141208A JP 2000141208 A JP2000141208 A JP 2000141208A JP 4126849 B2 JP4126849 B2 JP 4126849B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- cpu unit
- unit
- transmission signal
- units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Retry When Errors Occur (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の属する技術分野】
本発明は、シリアルバスでCPUユニット間が接続されたマルチCPUシステムの監視方式に関する。
【0002】
【従来の技術】
図3は、マルチCPUシステムの要部構成を示し、CPUユニット#0〜#3が互いにシリアルバスで接続され、各CPUユニットによる分散処理システムなどを構築する。このシステム構成において、各CPUユニットのうちの1つでも故障すると、システム全体の機能障害になるため、各CPUユニット#0〜#3の動作監視が必要になる。
【0003】
この監視方式として、シリアルバスを通して各CPUユニット間で授受される情報の有無で他のCPUユニットの正常/異常を監視している。
【0004】
例えば、CPUユニット#0は、CPUユニット#1から定期的に送られてくる情報を基に、CPUユニット#1の健全性を判定する。CPUユニット#1からの情報が何らかの理由で途切れた場合、CPUユニット#0はCPUユニット#1の異常と認識し、異常監視出力を発生する。
【0005】
このように、各CPUユニット間の情報の有無でそれぞれ他のCPUユニットを監視している。
【0006】
【発明が解決しようとする課題】
CPUユニットは、外来ノイズ等を含めて、ハードウェアやソフトウェアの一過性障害で停止に至る場合がある。この場合、当該CPUユニット#Xを監視している他のCPUユニット#Yには設定時間内に情報が送信されないため、他のCPUユニット#YはCPUユニット#Xが異常と認識してしまい、システムダウンに至る恐れがある。
【0007】
本発明の目的は、CPUユニットが一過性障害で停止したときのシステムダウンを防止できるマルチCPUシステムの監視方式を提供することにある。
【0008】
【課題を解決するための手段】
本発明は、CPUユニットが一過性障害で停止した場合、多くの場合はその再起動により正常に復帰できることに着目し、CPUユニットが一過性障害で停止した場合に障害発生CPUユニットが自動的に自ユニットのCPUを強制リセットまたは他のCPUユニットからの受信を論理積条件にしてCPUを強制リセットし、このリセットにより障害発生CPUユニット自体を再起動することで、マルチCPUシステムのシステムダウンを防止できるようにしたもので、以下の方式を特徴とする。
【0009】
シリアルバスで複数のCPUユニット間が接続され、各CPUユニットは他のCPUユニットからの送信信号を監視時間内に受信しないときに当該CPUユニットの障害発生とするマルチCPUシステムの監視方式において、
各CPUユニットは、自CPUユニットからの送信信号が設定時限内に発生しないときに自CPUユニットのCPUを強制リセットして再起動させるタイマを備えたことを特徴とする。
【0010】
また、シリアルバスで複数のCPUユニット間が接続され、各CPUユニットは他のCPUユニットからの送信信号を監視時間内に受信しないときに当該CPUユニットの障害発生とするマルチCPUシステムの監視方式において、
各CPUユニットは、自CPUユニットからの送信信号が設定時限内に発生しないとき、かつ他のCPUユニットから特殊コードを受信したときに自CPUユニットのCPUを強制リセットして再起動させるタイマを備えたことを特徴とする。
【0011】
【発明の実施の形態】
図1は、本発明の実施形態を示すCPUユニットの要部構成図である。各CPUユニット#0、#Nは、送信信号TXを送信バッファBUFTを通してシリアルバスに出力し、また、他のCPUユニットからの送信信号RXを受信バッファBUFRを通して受信する。
【0012】
ここで、各CPUユニット#0、#Nは、送信バッファBUFTの入力になる送信信号TXで再帰的に再起的に計時を開始するタイマTIMを設ける。
【0013】
このタイマTIMは、設定される時限内に送信信号TXが発生したときにリセットされ、このリセット時点から再び計時を開始することで、設定時限内に送信信号TXが発生する限りリセットと計時を繰り返す。そして、設定時限内に送信信号TXが発生しない場合にタイムアップ出力を得る。
【0014】
タイマTIMのタイムアップ出力は、自CPUユニット内のCPUを強制的にリセットさせ、自CPUユニットを再起動させる信号にする。
【0015】
なお、タイマTIMの時限は、他のCPUユニットに設定される監視時間よりも短い時間にされる。また、タイマTIMは、CPUユニットのCPUなどの動作停止にも機能を維持できるハードウェア構成とする。
【0016】
このようなタイマTIMを各CPUユニットに設けたシステムにおいて、各CPUユニット#0、#Nは、起動時に内部を初期化し、タイマTIMも初期化して処理を開始する。各CPUユニットは、その処理開始と共に、シリアルバスを通して各CPUユニット間で授受される情報の有無で他のCPUユニットの正常/異常の監視を開始、および自CPUユニット内のタイマTIMも計時を開始する。
【0017】
この処理状態で、あるCPUユニットに一過性障害が発生し、その送信信号TXの発生が停止した場合、この停止時間が他のCPUユニットによる監視時間内で、タイマTIMの時限に達したとき、タイマTIMによるCPUの強制リセットがなされ、自CPUユニットを再起動させる。この再起動により一過性障害が動作停止原因の場合には再起動により正常動作に復帰させる。
【0018】
CPUユニットがその再起動にも正常動作に復帰できない障害発生の場合、他のCPUユニットによる監視時間で障害発生として監視する。
【0019】
なお、タイマTIMは、1回の強制リセット信号を発生するに限らず、その時限を他のCPUユニットによる監視時間の数分の1に設定することで、送信信号の停止で複数回の強制リセット信号を発生することもできる。この場合、タイマTIMは強制リセット信号を発生したときにタイマTIM自体をリセットする構成にする。
【0020】
また、タイマTIMの時限は、他のCPUユニットによる監視時間よりも長い時間に設定することができる。この場合、他のCPUユニットが先に障害発生を認識するが、この障害発生を他のCPUユニットが複数回の認識で初めて障害情報を発生する構成とする。
【0021】
図2は、本発明の他の実施形態を示すCPUユニットの要部構成図である。同図が図1と異なる部分は、タイマTIMのリセット信号発生条件に、他のCPUユニットからの特殊コードの受信信号RXをもたせる点にある。
【0022】
この構成では、送信信号TXの停止がタイマTIMの時限を越えるのみではCPUの強制リセットはなされず、他のCPUユニットから特殊コードを受信したことをAND(論理積)条件にして強制リセットを発生する。
【0023】
この構成により、他のCPUユニットによる特殊コードの送信が条件となり、他のCPUユニットとの協動による再起動を可能にし、タイマTIMの誤動作による不要な強制リセットを防止できる。
【0024】
【発明の効果】
以上のとおり、本発明によれば、送信信号が停止した障害発生CPUユニットが自動的に自ユニットのCPUを強制リセットまたは他のCPUユニットからの受信を論理積条件にしてCPUを強制リセットし、このリセットにより障害発生CPUユニット自体を再起動するようにしたため、CPUユニットが一過性障害で停止したときのシステムダウンを防止できる。
【図面の簡単な説明】
【図1】本発明の実施形態を示すCPUユニットの要部構成図。
【図2】本発明の他の実施形態を示すCPUユニットの要部構成図。
【図3】マルチCPUシステムの構成例。
【符号の説明】
#0〜#3、#N…CPUユニット
BUFT…送信バッファ
BUFR…受信バッファ
TIM…タイマ
Claims (2)
- シリアルバスで複数のCPUユニット間が接続され、各CPUユニットは他のCPUユニットからの送信信号を監視時間内に受信しないときに当該CPUユニットの障害発生とするマルチCPUシステムの監視方式において、
各CPUユニットは、自CPUユニットからの送信信号が設定時限内に発生しないときに自CPUユニットのCPUを強制リセットして再起動させるタイマを備えたことを特徴とするマルチCPUシステムの監視方式。 - シリアルバスで複数のCPUユニット間が接続され、各CPUユニットは他のCPUユニットからの送信信号を監視時間内に受信しないときに当該CPUユニットの障害発生とするマルチCPUシステムの監視方式において、
各CPUユニットは、自CPUユニットからの送信信号が設定時限内に発生しないとき、かつ他のCPUユニットから特殊コードを受信したときに自CPUユニットのCPUを強制リセットして再起動させるタイマを備えたことを特徴とするマルチCPUシステムの監視方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000141208A JP4126849B2 (ja) | 2000-05-15 | 2000-05-15 | マルチcpuシステムの監視方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000141208A JP4126849B2 (ja) | 2000-05-15 | 2000-05-15 | マルチcpuシステムの監視方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001325242A JP2001325242A (ja) | 2001-11-22 |
JP4126849B2 true JP4126849B2 (ja) | 2008-07-30 |
Family
ID=18648355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000141208A Expired - Lifetime JP4126849B2 (ja) | 2000-05-15 | 2000-05-15 | マルチcpuシステムの監視方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4126849B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102063356B (zh) * | 2009-11-18 | 2014-05-21 | 杭州华三通信技术有限公司 | 一种多中央处理单元cpu心跳检测系统及方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010140361A (ja) * | 2008-12-12 | 2010-06-24 | Fujitsu Microelectronics Ltd | コンピュータシステム及び異常検出回路 |
JP2019110410A (ja) * | 2017-12-18 | 2019-07-04 | 株式会社明電舎 | ネットワーク機器 |
-
2000
- 2000-05-15 JP JP2000141208A patent/JP4126849B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102063356B (zh) * | 2009-11-18 | 2014-05-21 | 杭州华三通信技术有限公司 | 一种多中央处理单元cpu心跳检测系统及方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2001325242A (ja) | 2001-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20120131384A1 (en) | Computer system | |
CN111045505A (zh) | 一种片上系统的延时复位装置及方法 | |
US6526527B1 (en) | Single-processor system | |
JP4126849B2 (ja) | マルチcpuシステムの監視方式 | |
JPH06119303A (ja) | 疎結合マルチプロセッサシステム | |
JP2004086520A (ja) | 監視制御装置及び監視制御方法 | |
JP3164360B2 (ja) | ウォッチドッグ回路を有するマイクロプロセッサ回路装置及びそのプロセッサプログラムの流れを監視する方法 | |
JP3266841B2 (ja) | 通信制御装置 | |
JP2008146222A (ja) | 計算機故障検出システムおよび計算機故障検出方法 | |
JP2003067220A (ja) | コンピュータシステム | |
JP2954040B2 (ja) | 割込監視装置 | |
JP2967824B2 (ja) | マルチプロセツサシステム | |
JPH1078896A (ja) | 産業用電子計算機 | |
JPH10143393A (ja) | 診断処理装置 | |
JPS58225738A (ja) | 分散形伝送システム | |
JP2001186652A (ja) | ディジタル形保護継電装置 | |
JP2004094695A (ja) | ハードウェア保護制御回路 | |
JPH0728661A (ja) | ネットワーク接続された多重化コンピュータシステムの制御方式 | |
JPS61255445A (ja) | Cpu監視回路 | |
JPH02308343A (ja) | マイクロプロセッサの障害検出通知方式 | |
JPH04369071A (ja) | クロスコール制御回路 | |
JPS63307548A (ja) | 論理装置用監視装置 | |
JPH09212201A (ja) | 生産設備用制御回路 | |
JPH04149660A (ja) | マルチプロセッサシステム | |
JPH0426586B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060414 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080422 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080505 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4126849 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
EXPY | Cancellation because of completion of term |