JP4126849B2 - マルチｃｐｕシステムの監視方式 - Google Patents

マルチｃｐｕシステムの監視方式 Download PDF

Info

Publication number
JP4126849B2
JP4126849B2 JP2000141208A JP2000141208A JP4126849B2 JP 4126849 B2 JP4126849 B2 JP 4126849B2 JP 2000141208 A JP2000141208 A JP 2000141208A JP 2000141208 A JP2000141208 A JP 2000141208A JP 4126849 B2 JP4126849 B2 JP 4126849B2
Authority
JP
Japan
Prior art keywords
cpu
cpu unit
unit
transmission signal
units
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000141208A
Other languages
English (en)
Other versions
JP2001325242A (ja
Inventor
進 森谷
充洋 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP2000141208A priority Critical patent/JP4126849B2/ja
Publication of JP2001325242A publication Critical patent/JP2001325242A/ja
Application granted granted Critical
Publication of JP4126849B2 publication Critical patent/JP4126849B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Retry When Errors Occur (AREA)
  • Debugging And Monitoring (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、シリアルバスでＣＰＵユニット間が接続されたマルチＣＰＵシステムの監視方式に関する。
【０００２】
【従来の技術】
図３は、マルチＣＰＵシステムの要部構成を示し、ＣＰＵユニット＃０〜＃３が互いにシリアルバスで接続され、各ＣＰＵユニットによる分散処理システムなどを構築する。このシステム構成において、各ＣＰＵユニットのうちの１つでも故障すると、システム全体の機能障害になるため、各ＣＰＵユニット＃０〜＃３の動作監視が必要になる。
【０００３】
この監視方式として、シリアルバスを通して各ＣＰＵユニット間で授受される情報の有無で他のＣＰＵユニットの正常／異常を監視している。
【０００４】
例えば、ＣＰＵユニット＃０は、ＣＰＵユニット＃１から定期的に送られてくる情報を基に、ＣＰＵユニット＃１の健全性を判定する。ＣＰＵユニット＃１からの情報が何らかの理由で途切れた場合、ＣＰＵユニット＃０はＣＰＵユニット＃１の異常と認識し、異常監視出力を発生する。
【０００５】
このように、各ＣＰＵユニット間の情報の有無でそれぞれ他のＣＰＵユニットを監視している。
【０００６】
【発明が解決しようとする課題】
ＣＰＵユニットは、外来ノイズ等を含めて、ハードウェアやソフトウェアの一過性障害で停止に至る場合がある。この場合、当該ＣＰＵユニット＃Ｘを監視している他のＣＰＵユニット＃Ｙには設定時間内に情報が送信されないため、他のＣＰＵユニット＃ＹはＣＰＵユニット＃Ｘが異常と認識してしまい、システムダウンに至る恐れがある。
【０００７】
本発明の目的は、ＣＰＵユニットが一過性障害で停止したときのシステムダウンを防止できるマルチＣＰＵシステムの監視方式を提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、ＣＰＵユニットが一過性障害で停止した場合、多くの場合はその再起動により正常に復帰できることに着目し、ＣＰＵユニットが一過性障害で停止した場合に障害発生ＣＰＵユニットが自動的に自ユニットのＣＰＵを強制リセットまたは他のＣＰＵユニットからの受信を論理積条件にしてＣＰＵを強制リセットし、このリセットにより障害発生ＣＰＵユニット自体を再起動することで、マルチＣＰＵシステムのシステムダウンを防止できるようにしたもので、以下の方式を特徴とする。
【０００９】
シリアルバスで複数のＣＰＵユニット間が接続され、各ＣＰＵユニットは他のＣＰＵユニットからの送信信号を監視時間内に受信しないときに当該ＣＰＵユニットの障害発生とするマルチＣＰＵシステムの監視方式において、
各ＣＰＵユニットは、自ＣＰＵユニットからの送信信号が設定時限内に発生しないときに自ＣＰＵユニットのＣＰＵを強制リセットして再起動させるタイマを備えたことを特徴とする。
【００１０】
また、シリアルバスで複数のＣＰＵユニット間が接続され、各ＣＰＵユニットは他のＣＰＵユニットからの送信信号を監視時間内に受信しないときに当該ＣＰＵユニットの障害発生とするマルチＣＰＵシステムの監視方式において、
各ＣＰＵユニットは、自ＣＰＵユニットからの送信信号が設定時限内に発生しないとき、かつ他のＣＰＵユニットから特殊コードを受信したときに自ＣＰＵユニットのＣＰＵを強制リセットして再起動させるタイマを備えたことを特徴とする。
【００１１】
【発明の実施の形態】
図１は、本発明の実施形態を示すＣＰＵユニットの要部構成図である。各ＣＰＵユニット＃０、＃Ｎは、送信信号ＴＸを送信バッファＢＵＦＴを通してシリアルバスに出力し、また、他のＣＰＵユニットからの送信信号ＲＸを受信バッファＢＵＦＲを通して受信する。
【００１２】
ここで、各ＣＰＵユニット＃０、＃Ｎは、送信バッファＢＵＦＴの入力になる送信信号ＴＸで再帰的に再起的に計時を開始するタイマＴＩＭを設ける。
【００１３】
このタイマＴＩＭは、設定される時限内に送信信号ＴＸが発生したときにリセットされ、このリセット時点から再び計時を開始することで、設定時限内に送信信号ＴＸが発生する限りリセットと計時を繰り返す。そして、設定時限内に送信信号ＴＸが発生しない場合にタイムアップ出力を得る。
【００１４】
タイマＴＩＭのタイムアップ出力は、自ＣＰＵユニット内のＣＰＵを強制的にリセットさせ、自ＣＰＵユニットを再起動させる信号にする。
【００１５】
なお、タイマＴＩＭの時限は、他のＣＰＵユニットに設定される監視時間よりも短い時間にされる。また、タイマＴＩＭは、ＣＰＵユニットのＣＰＵなどの動作停止にも機能を維持できるハードウェア構成とする。
【００１６】
このようなタイマＴＩＭを各ＣＰＵユニットに設けたシステムにおいて、各ＣＰＵユニット＃０、＃Ｎは、起動時に内部を初期化し、タイマＴＩＭも初期化して処理を開始する。各ＣＰＵユニットは、その処理開始と共に、シリアルバスを通して各ＣＰＵユニット間で授受される情報の有無で他のＣＰＵユニットの正常／異常の監視を開始、および自ＣＰＵユニット内のタイマＴＩＭも計時を開始する。
【００１７】
この処理状態で、あるＣＰＵユニットに一過性障害が発生し、その送信信号ＴＸの発生が停止した場合、この停止時間が他のＣＰＵユニットによる監視時間内で、タイマＴＩＭの時限に達したとき、タイマＴＩＭによるＣＰＵの強制リセットがなされ、自ＣＰＵユニットを再起動させる。この再起動により一過性障害が動作停止原因の場合には再起動により正常動作に復帰させる。
【００１８】
ＣＰＵユニットがその再起動にも正常動作に復帰できない障害発生の場合、他のＣＰＵユニットによる監視時間で障害発生として監視する。
【００１９】
なお、タイマＴＩＭは、１回の強制リセット信号を発生するに限らず、その時限を他のＣＰＵユニットによる監視時間の数分の１に設定することで、送信信号の停止で複数回の強制リセット信号を発生することもできる。この場合、タイマＴＩＭは強制リセット信号を発生したときにタイマＴＩＭ自体をリセットする構成にする。
【００２０】
また、タイマＴＩＭの時限は、他のＣＰＵユニットによる監視時間よりも長い時間に設定することができる。この場合、他のＣＰＵユニットが先に障害発生を認識するが、この障害発生を他のＣＰＵユニットが複数回の認識で初めて障害情報を発生する構成とする。
【００２１】
図２は、本発明の他の実施形態を示すＣＰＵユニットの要部構成図である。同図が図１と異なる部分は、タイマＴＩＭのリセット信号発生条件に、他のＣＰＵユニットからの特殊コードの受信信号ＲＸをもたせる点にある。
【００２２】
この構成では、送信信号ＴＸの停止がタイマＴＩＭの時限を越えるのみではＣＰＵの強制リセットはなされず、他のＣＰＵユニットから特殊コードを受信したことをＡＮＤ（論理積）条件にして強制リセットを発生する。
【００２３】
この構成により、他のＣＰＵユニットによる特殊コードの送信が条件となり、他のＣＰＵユニットとの協動による再起動を可能にし、タイマＴＩＭの誤動作による不要な強制リセットを防止できる。
【００２４】
【発明の効果】
以上のとおり、本発明によれば、送信信号が停止した障害発生ＣＰＵユニットが自動的に自ユニットのＣＰＵを強制リセットまたは他のＣＰＵユニットからの受信を論理積条件にしてＣＰＵを強制リセットし、このリセットにより障害発生ＣＰＵユニット自体を再起動するようにしたため、ＣＰＵユニットが一過性障害で停止したときのシステムダウンを防止できる。
【図面の簡単な説明】
【図１】本発明の実施形態を示すＣＰＵユニットの要部構成図。
【図２】本発明の他の実施形態を示すＣＰＵユニットの要部構成図。
【図３】マルチＣＰＵシステムの構成例。
【符号の説明】
＃０〜＃３、＃Ｎ…ＣＰＵユニット
ＢＵＦＴ…送信バッファ
ＢＵＦＲ…受信バッファ
ＴＩＭ…タイマ

Claims (2)

  1. シリアルバスで複数のＣＰＵユニット間が接続され、各ＣＰＵユニットは他のＣＰＵユニットからの送信信号を監視時間内に受信しないときに当該ＣＰＵユニットの障害発生とするマルチＣＰＵシステムの監視方式において、
    各ＣＰＵユニットは、自ＣＰＵユニットからの送信信号が設定時限内に発生しないときに自ＣＰＵユニットのＣＰＵを強制リセットして再起動させるタイマを備えたことを特徴とするマルチＣＰＵシステムの監視方式。
  2. シリアルバスで複数のＣＰＵユニット間が接続され、各ＣＰＵユニットは他のＣＰＵユニットからの送信信号を監視時間内に受信しないときに当該ＣＰＵユニットの障害発生とするマルチＣＰＵシステムの監視方式において、
    各ＣＰＵユニットは、自ＣＰＵユニットからの送信信号が設定時限内に発生しないとき、かつ他のＣＰＵユニットから特殊コードを受信したときに自ＣＰＵユニットのＣＰＵを強制リセットして再起動させるタイマを備えたことを特徴とするマルチＣＰＵシステムの監視方式。
JP2000141208A 2000-05-15 2000-05-15 マルチｃｐｕシステムの監視方式 Expired - Lifetime JP4126849B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000141208A JP4126849B2 (ja) 2000-05-15 2000-05-15 マルチｃｐｕシステムの監視方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000141208A JP4126849B2 (ja) 2000-05-15 2000-05-15 マルチｃｐｕシステムの監視方式

Publications (2)

Publication Number Publication Date
JP2001325242A JP2001325242A (ja) 2001-11-22
JP4126849B2 true JP4126849B2 (ja) 2008-07-30

Family

ID=18648355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000141208A Expired - Lifetime JP4126849B2 (ja) 2000-05-15 2000-05-15 マルチｃｐｕシステムの監視方式

Country Status (1)

Country Link
JP (1) JP4126849B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102063356B (zh) * 2009-11-18 2014-05-21 杭州华三通信技术有限公司 一种多中央处理单元cpu心跳检测系统及方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010140361A (ja) * 2008-12-12 2010-06-24 Fujitsu Microelectronics Ltd コンピュータシステム及び異常検出回路
JP2019110410A (ja) * 2017-12-18 2019-07-04 株式会社明電舎 ネットワーク機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102063356B (zh) * 2009-11-18 2014-05-21 杭州华三通信技术有限公司 一种多中央处理单元cpu心跳检测系统及方法

Also Published As

Publication number Publication date
JP2001325242A (ja) 2001-11-22

Similar Documents

Publication Publication Date Title
US20120131384A1 (en) Computer system
CN111045505A (zh) 一种片上系统的延时复位装置及方法
US6526527B1 (en) Single-processor system
JP4126849B2 (ja) マルチｃｐｕシステムの監視方式
JPH06119303A (ja) 疎結合マルチプロセッサシステム
JP2004086520A (ja) 監視制御装置及び監視制御方法
JP3164360B2 (ja) ウォッチドッグ回路を有するマイクロプロセッサ回路装置及びそのプロセッサプログラムの流れを監視する方法
JP3266841B2 (ja) 通信制御装置
JP2008146222A (ja) 計算機故障検出システムおよび計算機故障検出方法
JP2003067220A (ja) コンピュータシステム
JP2954040B2 (ja) 割込監視装置
JP2967824B2 (ja) マルチプロセツサシステム
JPH1078896A (ja) 産業用電子計算機
JPH10143393A (ja) 診断処理装置
JPS58225738A (ja) 分散形伝送システム
JP2001186652A (ja) ディジタル形保護継電装置
JP2004094695A (ja) ハードウェア保護制御回路
JPH0728661A (ja) ネットワーク接続された多重化コンピュータシステムの制御方式
JPS61255445A (ja) Ｃｐｕ監視回路
JPH02308343A (ja) マイクロプロセッサの障害検出通知方式
JPH04369071A (ja) クロスコール制御回路
JPS63307548A (ja) 論理装置用監視装置
JPH09212201A (ja) 生産設備用制御回路
JPH04149660A (ja) マルチプロセッサシステム
JPH0426586B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080422

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080505

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4126849

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130523

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140523

Year of fee payment: 6

EXPY Cancellation because of completion of term