JP2967824B2 - マルチプロセツサシステム - Google Patents
マルチプロセツサシステムInfo
- Publication number
- JP2967824B2 JP2967824B2 JP62212543A JP21254387A JP2967824B2 JP 2967824 B2 JP2967824 B2 JP 2967824B2 JP 62212543 A JP62212543 A JP 62212543A JP 21254387 A JP21254387 A JP 21254387A JP 2967824 B2 JP2967824 B2 JP 2967824B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processors
- monitoring device
- bus line
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、マイクロプロセッサを複数使用したマルチ
プロセッサシステムに関する。 （従来の技術） 従来から、既成のマイクロプロセッサを実装したプロ
セッサボードを同一のバスラインを介して複数越接続し
てなるマルチプロセッサシステムが知られている。 ところで従来のマルチプロセッサシステムは個々のプ
ロセッサボードごとの自己障害診断機能を備えている
が、システム全体の障害監視、片肺運転、停止、自動一
括再起動等のフォールトトレランス（故障許容）機能を
備えていないため、特にプロセス制御分野等、信頼性を
強く求められるシステムにおいては致命的な事故が生じ
る場合がある。 （発明が解決しようとする問題点） このように従来のマルチプロセッサシステムはフォー
ルトトレランス機能を備えていないため、信頼性があま
り高くないという問題があった。 本発明はこのような事情によりなされたもので、フォ
ールトトレランス機能を備え、信頼性を大幅に向上させ
たマルチプロセッサシステムの提供を目的としている。 ［発明の構成］ （問題点を解決するための手段） このような目的を表現するために、特許請求の範囲第
１項記載の発明は、共通のバスラインに複数のプロセッ
サと監視装置が接続されたマルチプロセッサシステムで
あって、前記複数のプロセッサの中でシステムの中枢に
なる複数のプロセッサのそれぞれは、正常に動作してい
る場合にはアライブ信号を前記バスラインに定期的に出
力するプロセッサであり、前記監視装置は、所定時間毎
にカウントされると共に、前記システムの中枢になる複
数のプロセッサの任意のプロセッサから前記バスライン
に出力されたアライブ信号を入力した場合にはリセット
される障害診断カウンタを有し、この障害診断カウンタ
のカウント値が所定値を越えたか否かを検知する機能を
有する監視装置としたことを特徴とするものである。 また、特許請求の範囲第２項記載の発明では、前記障
害診断カウンタのカウント値が所定値を越えたことを検
知した場合にはシステム障害時処理を実行するものであ
り、さらに特許請求の範囲第３項記載の発明では、前記
システム障害時処理が前記プロセッサを再スタートさせ
る処理であることを特徴とするものである。 （作用） 本発明のマルチプロセッサシステムでは、監視装置の
故障診断カウンタは自発的に所定の周期でカウントさ
れ、所定のカウント値を越えると越えたことが検知され
る。 しかし、故障診断カウンタはシステムの中枢となるプ
ロセッサからのアライブ信号の入力が共通バスを介して
あるとリセットされるため、正常に動作しアライブ信号
を出力しているプロセッサがある限り前記所定のカウン
ト値に達する前にリセットされる。 これにより、アライブ信号を出力するプロセッサがな
くなりシステム全体としての機能を果たせなくなったこ
とを検知することが可能となった。 また、特許請求の範囲第２項記載の発明では、アライ
ブ信号を出力するプロセッサがなくなりシステム全体と
しての機能を果たせなくなった場合にシステム障害時処
理を実行するようにしたので、中枢のプロセッサが１つ
でも正常に機能している間はシステムとしての機能を継
続させることが可能となった。 これらのアライブ信号やシステム障害時処理に必要な
信号は、共通バスを介して伝送されるので信号線の数を
大幅に削減し、製造コストの削減に貢献すると共にシス
テム全体としての信頼性が大幅に向上した。 （実施例） 以下、本発明の実施例の詳細を図面に基づいて説明す
る。 図面は本発明の一実施例システムの構成を示す図であ
る。 同図において１〜３は各々マイクロプロセッサを搭載
したプロセッサボード、４は本提案を実現するための中
心となるマルチプロセッサシステム監視装置（以下シス
テム監視装置と略する）、５〜８は各々コモンバス９に
接続され、プロセッサボード１〜３からの指令でディス
プレイ、プリンタおよび外部記憶装置等の入出力装置を
制御する入出力チャンネルボードである。なおシステム
監視装置４はシステムの障害診断カウンタ41を備えてお
り、システムがスタートした後、一定周期で常にこのカ
ウンタをインクリメントさせている。 また10および11は重要プロセッサ（例えばプロセッサ
１、２）から出力されるアライブ信号、12はシステム監
視装置４から発生し、すべてのハードウエアをリセット
または再スタートさせる信号（以下リセット信号と称す
る）である。 ここで重要プロセッサとは、他のプロセッサが障害を
起こしてもこのプロセッサが正常であればシステム動作
が継続可能であるような、システムの中枢になるプロセ
ッサを意味する。 またアライブ信号とは、重要プロセッサが自身の健在
を示すべく、周期的に出力する信号を意味する。 本実施例において電源投入時には、システム監視装置
４からコモンバス９を経由して、バス９に接続されてい
るすべてのマイクロプロセッサ１、２、…ｎおよび入出
力チャネルI/Ochに対してリセット信号12が送られる。
各マイクロプロセッサ１、２、…ｎはこのリセット信号
の受けた段階で自身を初期化してスタートする。この段
階ではすべてのマイクロプロセッサが一斉にスタートす
る。 動作を開始したマイクロプロセッサのうち、あらかじ
め重要プロセッサとして指定されているプロセッサ１、
２からは、一定周期でアライブ信号10および11がコモン
バスを介してシステム監視装置４に送られる。 そしてコモンバス９よりアライブ信号10または11が送
られてきた時点で、システム監視装置４は障害診断カウ
ンタ41をリセットする。 すなわちプロセッサボード１および２に障害が発生し
アライブ信号10および11がいずれも出力されなくなった
場合には、システム監視装置４の障害診断カウンタはイ
ンクリメントされ続けることになる。 そしてシステム監視装置４は、この障害診断カウンタ
41の値が予め設定されている許容値を超えた時点で、シ
ステム障害（システムとして動作が継続できない事態）
が発生したと認識し、リセット信号12をコモンバス９上
に発生させる。 これによりシステムの全マイクロプロセッサが初期化
され、再スタートする。 ここでプロセッサボード１および２のうち、いずれか
一方だけに障害が発生した場合には、他方のマイクロプ
ロセッサからアライブ信号が送られ続けるので、システ
ム監視装置４の障害診断カウンタ41の値は周期的にリセ
ットされ、リセット信号12が送られることなく、システ
ムとしての動作が継続する。 なお本実施例においてどのプロセッサを重要プロセッ
サにするかは、システムの適用状態、重要度、各プロセ
ッサボードの分散処理形態等によって決定することがで
きる。したがって様々な形態のフォールトトレランス機
能の実現が可能である。 最後に本実施例における重要プロセッサの指定に関す
る具体例を説明する。 ｎ個のプロセッサが存在し、メインプロセッサ１台−
サブプロセッサ（ｎ−１）台という分散形態の場合、メ
インプロセッサ１台のみを重要プロセッサにする。 ｎ個のプロセッサが存在し、メインプロセッサ２台−
サブプロセッサ（ｎ−２）台という分散形態の場合、メ
インプロセッサ２台を重要プロセッサにする。 各々のプロセッサが各々独立した機能を実行する場
合、すべてのプロセッサを重要プロセッサにする。 かくして本実施例のマルチプロセッサシステムでは、
自発的に所定の周期でインクリメントするとともに重要
プロセッサからのアライブ信号によりリセットされる故
障診断カウンタ41が、所定のカウント値に達した段階で
システム障害時処理が実行されるので、フォールトトレ
ランス機能を容易に、かつマイクロプロセッサの分散処
理形態に応じた形式で実現することができる。 ［発明の効果］ 以上説明したように本発明のマルチプロセッサシステ
ムは、障害診断カウンタを備え、複数のプロセッサへの
機能分散形態に応じたフォールトトレランス機能を実現
したので、信頼性が大幅に向上している。
プロセッサシステムに関する。 （従来の技術） 従来から、既成のマイクロプロセッサを実装したプロ
セッサボードを同一のバスラインを介して複数越接続し
てなるマルチプロセッサシステムが知られている。 ところで従来のマルチプロセッサシステムは個々のプ
ロセッサボードごとの自己障害診断機能を備えている
が、システム全体の障害監視、片肺運転、停止、自動一
括再起動等のフォールトトレランス（故障許容）機能を
備えていないため、特にプロセス制御分野等、信頼性を
強く求められるシステムにおいては致命的な事故が生じ
る場合がある。 （発明が解決しようとする問題点） このように従来のマルチプロセッサシステムはフォー
ルトトレランス機能を備えていないため、信頼性があま
り高くないという問題があった。 本発明はこのような事情によりなされたもので、フォ
ールトトレランス機能を備え、信頼性を大幅に向上させ
たマルチプロセッサシステムの提供を目的としている。 ［発明の構成］ （問題点を解決するための手段） このような目的を表現するために、特許請求の範囲第
１項記載の発明は、共通のバスラインに複数のプロセッ
サと監視装置が接続されたマルチプロセッサシステムで
あって、前記複数のプロセッサの中でシステムの中枢に
なる複数のプロセッサのそれぞれは、正常に動作してい
る場合にはアライブ信号を前記バスラインに定期的に出
力するプロセッサであり、前記監視装置は、所定時間毎
にカウントされると共に、前記システムの中枢になる複
数のプロセッサの任意のプロセッサから前記バスライン
に出力されたアライブ信号を入力した場合にはリセット
される障害診断カウンタを有し、この障害診断カウンタ
のカウント値が所定値を越えたか否かを検知する機能を
有する監視装置としたことを特徴とするものである。 また、特許請求の範囲第２項記載の発明では、前記障
害診断カウンタのカウント値が所定値を越えたことを検
知した場合にはシステム障害時処理を実行するものであ
り、さらに特許請求の範囲第３項記載の発明では、前記
システム障害時処理が前記プロセッサを再スタートさせ
る処理であることを特徴とするものである。 （作用） 本発明のマルチプロセッサシステムでは、監視装置の
故障診断カウンタは自発的に所定の周期でカウントさ
れ、所定のカウント値を越えると越えたことが検知され
る。 しかし、故障診断カウンタはシステムの中枢となるプ
ロセッサからのアライブ信号の入力が共通バスを介して
あるとリセットされるため、正常に動作しアライブ信号
を出力しているプロセッサがある限り前記所定のカウン
ト値に達する前にリセットされる。 これにより、アライブ信号を出力するプロセッサがな
くなりシステム全体としての機能を果たせなくなったこ
とを検知することが可能となった。 また、特許請求の範囲第２項記載の発明では、アライ
ブ信号を出力するプロセッサがなくなりシステム全体と
しての機能を果たせなくなった場合にシステム障害時処
理を実行するようにしたので、中枢のプロセッサが１つ
でも正常に機能している間はシステムとしての機能を継
続させることが可能となった。 これらのアライブ信号やシステム障害時処理に必要な
信号は、共通バスを介して伝送されるので信号線の数を
大幅に削減し、製造コストの削減に貢献すると共にシス
テム全体としての信頼性が大幅に向上した。 （実施例） 以下、本発明の実施例の詳細を図面に基づいて説明す
る。 図面は本発明の一実施例システムの構成を示す図であ
る。 同図において１〜３は各々マイクロプロセッサを搭載
したプロセッサボード、４は本提案を実現するための中
心となるマルチプロセッサシステム監視装置（以下シス
テム監視装置と略する）、５〜８は各々コモンバス９に
接続され、プロセッサボード１〜３からの指令でディス
プレイ、プリンタおよび外部記憶装置等の入出力装置を
制御する入出力チャンネルボードである。なおシステム
監視装置４はシステムの障害診断カウンタ41を備えてお
り、システムがスタートした後、一定周期で常にこのカ
ウンタをインクリメントさせている。 また10および11は重要プロセッサ（例えばプロセッサ
１、２）から出力されるアライブ信号、12はシステム監
視装置４から発生し、すべてのハードウエアをリセット
または再スタートさせる信号（以下リセット信号と称す
る）である。 ここで重要プロセッサとは、他のプロセッサが障害を
起こしてもこのプロセッサが正常であればシステム動作
が継続可能であるような、システムの中枢になるプロセ
ッサを意味する。 またアライブ信号とは、重要プロセッサが自身の健在
を示すべく、周期的に出力する信号を意味する。 本実施例において電源投入時には、システム監視装置
４からコモンバス９を経由して、バス９に接続されてい
るすべてのマイクロプロセッサ１、２、…ｎおよび入出
力チャネルI/Ochに対してリセット信号12が送られる。
各マイクロプロセッサ１、２、…ｎはこのリセット信号
の受けた段階で自身を初期化してスタートする。この段
階ではすべてのマイクロプロセッサが一斉にスタートす
る。 動作を開始したマイクロプロセッサのうち、あらかじ
め重要プロセッサとして指定されているプロセッサ１、
２からは、一定周期でアライブ信号10および11がコモン
バスを介してシステム監視装置４に送られる。 そしてコモンバス９よりアライブ信号10または11が送
られてきた時点で、システム監視装置４は障害診断カウ
ンタ41をリセットする。 すなわちプロセッサボード１および２に障害が発生し
アライブ信号10および11がいずれも出力されなくなった
場合には、システム監視装置４の障害診断カウンタはイ
ンクリメントされ続けることになる。 そしてシステム監視装置４は、この障害診断カウンタ
41の値が予め設定されている許容値を超えた時点で、シ
ステム障害（システムとして動作が継続できない事態）
が発生したと認識し、リセット信号12をコモンバス９上
に発生させる。 これによりシステムの全マイクロプロセッサが初期化
され、再スタートする。 ここでプロセッサボード１および２のうち、いずれか
一方だけに障害が発生した場合には、他方のマイクロプ
ロセッサからアライブ信号が送られ続けるので、システ
ム監視装置４の障害診断カウンタ41の値は周期的にリセ
ットされ、リセット信号12が送られることなく、システ
ムとしての動作が継続する。 なお本実施例においてどのプロセッサを重要プロセッ
サにするかは、システムの適用状態、重要度、各プロセ
ッサボードの分散処理形態等によって決定することがで
きる。したがって様々な形態のフォールトトレランス機
能の実現が可能である。 最後に本実施例における重要プロセッサの指定に関す
る具体例を説明する。 ｎ個のプロセッサが存在し、メインプロセッサ１台−
サブプロセッサ（ｎ−１）台という分散形態の場合、メ
インプロセッサ１台のみを重要プロセッサにする。 ｎ個のプロセッサが存在し、メインプロセッサ２台−
サブプロセッサ（ｎ−２）台という分散形態の場合、メ
インプロセッサ２台を重要プロセッサにする。 各々のプロセッサが各々独立した機能を実行する場
合、すべてのプロセッサを重要プロセッサにする。 かくして本実施例のマルチプロセッサシステムでは、
自発的に所定の周期でインクリメントするとともに重要
プロセッサからのアライブ信号によりリセットされる故
障診断カウンタ41が、所定のカウント値に達した段階で
システム障害時処理が実行されるので、フォールトトレ
ランス機能を容易に、かつマイクロプロセッサの分散処
理形態に応じた形式で実現することができる。 ［発明の効果］ 以上説明したように本発明のマルチプロセッサシステ
ムは、障害診断カウンタを備え、複数のプロセッサへの
機能分散形態に応じたフォールトトレランス機能を実現
したので、信頼性が大幅に向上している。
【図面の簡単な説明】
図面は本発明の一実施例の構成を示すブロック図であ
る。 １〜３……プロセッサボード、４……システム監視装
置、５〜８……入出力チャンネルボード、９……コモン
バス、10、11……アライブ信号、12……リセット信号、
41……故障診断カウンタ。
る。 １〜３……プロセッサボード、４……システム監視装
置、５〜８……入出力チャンネルボード、９……コモン
バス、10、11……アライブ信号、12……リセット信号、
41……故障診断カウンタ。
Claims (1)
- (57)【特許請求の範囲】 １．共通のバスラインに複数のプロセッサと監視装置が
接続されたマルチプロセッサシステムであって、 前記複数のプロセッサの中でシステムの中枢になる複数
のプロセッサのそれぞれは、正常に動作している場合に
はアライブ信号を前記バスラインに定期的に出力するプ
ロセッサであり、 前記監視装置は、所定時間毎にカウントされると共に、
前記システムの中枢になる複数のプロセッサの任意のプ
ロセッサから前記バスラインに出力されたアライブ信号
を入力した場合にはリセットされる障害診断カウンタを
有し、この障害診断カウンタのカウント値が所定値を越
えたか否かを検知する機能を有する監視装置 としたことを特徴とするマルチプロセッサシステム。 ２．前記監視装置は、前記障害診断カウンタのカウント
値が所定値を越えたことを検知した場合にはシステム障
害時処理を実行するものであることを特徴とする特許請
求の範囲第１項記載のマルチプロセッサシステム。 ３．前記システム障害時処理が、前記バスラインを介し
て前記プロセッサに信号を送り前記プロセッサを再スタ
ートさせる処理であることを特徴とする特許請求の範囲
第２項記載のマルチプロセッサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62212543A JP2967824B2 (ja) | 1987-08-26 | 1987-08-26 | マルチプロセツサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62212543A JP2967824B2 (ja) | 1987-08-26 | 1987-08-26 | マルチプロセツサシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6455669A JPS6455669A (en) | 1989-03-02 |
| JP2967824B2 true JP2967824B2 (ja) | 1999-10-25 |
Family
ID=16624421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62212543A Expired - Fee Related JP2967824B2 (ja) | 1987-08-26 | 1987-08-26 | マルチプロセツサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2967824B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102010043659B4 (de) * | 2010-11-09 | 2012-06-21 | BSH Bosch und Siemens Hausgeräte GmbH | Verfahren zum Betreiben eines Bussystems, Bussystem und Haushaltsgerät mit einem Bussystem |
| JP4686649B1 (ja) * | 2010-12-20 | 2011-05-25 | 株式会社東芝 | 電子機器 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5433907A (en) * | 1977-08-23 | 1979-03-13 | Toshiba Corp | Supporting device of condenser |
| JPS5755461A (en) * | 1980-09-20 | 1982-04-02 | Hitachi Ltd | Multiprocessor failure detection system |
-
1987
- 1987-08-26 JP JP62212543A patent/JP2967824B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6455669A (en) | 1989-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5868163A (ja) | システム障害検出方式 | |
| JP2967824B2 (ja) | マルチプロセツサシステム | |
| RU2569576C1 (ru) | Управляющий модуль | |
| JP4126849B2 (ja) | マルチｃｐｕシステムの監視方式 | |
| JP3164360B2 (ja) | ウォッチドッグ回路を有するマイクロプロセッサ回路装置及びそのプロセッサプログラムの流れを監視する方法 | |
| JP2870250B2 (ja) | マイクロプロセッサの暴走監視装置 | |
| JPH01217666A (ja) | マルチプロセッサシステムの障害検出方式 | |
| JPS622685Y2 (ja) | ||
| JP2749994B2 (ja) | 数値制御装置 | |
| JPH02281343A (ja) | Ｃｐｕ動作の監視方式 | |
| JP2539390B2 (ja) | マルチプロセツサシステム | |
| JPS60254338A (ja) | マルチプロセツサの異常検出方式 | |
| JPS6356755A (ja) | スレ−ブプロセツサの異常監視方式 | |
| JPH01224848A (ja) | マルチプロセッシングシステム | |
| JPH0830490A (ja) | 複数プログラムの起動監視方法 | |
| JPH03269738A (ja) | マイクロコンピュータの異常処理装置 | |
| JPS63163540A (ja) | マルチプロセツサシステム | |
| JPH04149660A (ja) | マルチプロセッサシステム | |
| JPS62174838A (ja) | マルチプロセサ・システムに於けるプロセサ障害検出方法 | |
| JPH10143393A (ja) | 診断処理装置 | |
| JPH0748198B2 (ja) | マルチプロセッサシステム | |
| JPH0279135A (ja) | プログラム走行監視方式 | |
| JPH0237433A (ja) | 多重プロセッサシステムの監視方法 | |
| JPH1153222A (ja) | 多重系計算機システムにおける自己診断方式 | |
| JPS5868166A (ja) | プロセツサ異常監視装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |