JPH1153222A - 多重系計算機システムにおける自己診断方式 - Google Patents
多重系計算機システムにおける自己診断方式Info
- Publication number
- JPH1153222A JPH1153222A JP9204218A JP20421897A JPH1153222A JP H1153222 A JPH1153222 A JP H1153222A JP 9204218 A JP9204218 A JP 9204218A JP 20421897 A JP20421897 A JP 20421897A JP H1153222 A JPH1153222 A JP H1153222A
- Authority
- JP
- Japan
- Prior art keywords
- processor unit
- circuit
- cpu
- interrupt
- monitoring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】
【課題】 本発明は、ＣＰＵの監視を簡単なハードウェ
アで、かつＣＰＵ単位で行うことにより故障ＣＰＵの縮
退や他ＣＰＵへの切替えを可能とし、安価なＨＡシステ
ム等多重系計算機システムにおける自己診断方式を提供
することを課題とする。 【解決手段】 本発明は、１以上のプロセッサユニット
１〜４と、各プロセッサユニットに対して定期的に割り
込みを発し、その応答を待ってプロセッサユニットの状
態を監視する監視ユニット８とを備え、監視ユニットに
よってプロセッサユニットの異常を検出したとき、その
プロセッサユニットをシステムから論理的に切断する。
監視ユニットは、レジスタ８１，８２、カウンタ８３，
８４、比較器８５，８６の組み合わせで構成される簡単
なハードウェアにより実現される。
アで、かつＣＰＵ単位で行うことにより故障ＣＰＵの縮
退や他ＣＰＵへの切替えを可能とし、安価なＨＡシステ
ム等多重系計算機システムにおける自己診断方式を提供
することを課題とする。 【解決手段】 本発明は、１以上のプロセッサユニット
１〜４と、各プロセッサユニットに対して定期的に割り
込みを発し、その応答を待ってプロセッサユニットの状
態を監視する監視ユニット８とを備え、監視ユニットに
よってプロセッサユニットの異常を検出したとき、その
プロセッサユニットをシステムから論理的に切断する。
監視ユニットは、レジスタ８１，８２、カウンタ８３，
８４、比較器８５，８６の組み合わせで構成される簡単
なハードウェアにより実現される。
Description
【０００１】
【発明の属する技術分野】本発明は、ＨＡ（Ｈｉｇｈ
Ａｖａｉｌａｂｉｌｉｔｙ；高可用性）システム等、多
重系計算機システムに用いて好適な自己診断方式に関す
る。
Ａｖａｉｌａｂｉｌｉｔｙ；高可用性）システム等、多
重系計算機システムに用いて好適な自己診断方式に関す
る。
【０００２】
【従来の技術】ＨＡシステム等高信頼性が要求される多
重系計算機システムでは、システムの二重化を行い、一
方のシステムの異常を検知すると他方のシステムへの切
替えが自動的に行われ、ユーザに意識させることなくシ
ステムの稼動が継続される。この切替処理のために従
来、各計算機システムはウオッチドッグタイマを内蔵
し、ソフトウェアがセットリセットを繰り返し、ある設
定された値までの間に応答がなければシステム異常とみ
なし、システム切替えのための処理を行っていた。
重系計算機システムでは、システムの二重化を行い、一
方のシステムの異常を検知すると他方のシステムへの切
替えが自動的に行われ、ユーザに意識させることなくシ
ステムの稼動が継続される。この切替処理のために従
来、各計算機システムはウオッチドッグタイマを内蔵
し、ソフトウェアがセットリセットを繰り返し、ある設
定された値までの間に応答がなければシステム異常とみ
なし、システム切替えのための処理を行っていた。
【０００３】
【発明が解決しようとする課題】上述した従来例に従え
ば、異常が監視できてもシステムのどの部分の故障か判
別不可能であり、従って、例えばＣＰＵのみ等部分的な
縮退や切替えができず、周辺装置も含めて二重化する必
要がありコスト高となって好ましくない。また、ソフト
ウェアによる監視であるため、ソフトウェア自身が何ら
かの原因でタイマアクセスできなくなった場合、故障個
所の特定のみならず異常監視自体も不可能な状態となっ
てしまう。
ば、異常が監視できてもシステムのどの部分の故障か判
別不可能であり、従って、例えばＣＰＵのみ等部分的な
縮退や切替えができず、周辺装置も含めて二重化する必
要がありコスト高となって好ましくない。また、ソフト
ウェアによる監視であるため、ソフトウェア自身が何ら
かの原因でタイマアクセスできなくなった場合、故障個
所の特定のみならず異常監視自体も不可能な状態となっ
てしまう。
【０００４】本発明は上記事情に鑑みてなされたもので
あり、ＣＰＵの監視をハードウェアで、かつＣＰＵ単位
で行うことにより故障ＣＰＵの縮退や他ＣＰＵへの切替
えを可能とし、安価なＨＡシステム等多重系計算機シス
テムにおける自己診断方式を提供することを目的とす
る。
あり、ＣＰＵの監視をハードウェアで、かつＣＰＵ単位
で行うことにより故障ＣＰＵの縮退や他ＣＰＵへの切替
えを可能とし、安価なＨＡシステム等多重系計算機シス
テムにおける自己診断方式を提供することを目的とす
る。
【０００５】
【課題を解決するための手段】本発明の多重系計算機シ
ステムにおける自己診断方式は、その計算機システム
が、１以上のプロセッサユニットと、各プロセッサユニ
ットに対して定期的に割り込みを発し、その応答を待っ
てプロセッサユニットの状態を監視する監視ユニットと
を備え、監視ユニットによってプロセッサユニットの異
常を検出したとき、そのプロセッサユニットをシステム
から論理的に切断することを特徴とする。監視ユニット
は、プロセッサユニットにより割り込み間隔値が設定さ
れる第１のレジスタと、定間隔で生成されるクロックを
カウントする第１の計数回路と、第１の計数回路が上記
レジスタに設定された値をカウントしたときに割り込み
信号を生成するとともに上記第１の計数回路をリセット
する第１の比較回路と、プロセッサユニットが割り込み
を受信してから上記第１の計数回路をリセットするまで
に要するリセット間隔の上限値が設定される第２のレジ
スタと、上記第１の比較回路出力により定間隔で生成さ
れるクロックのカウントを開始する第２の計数回路と、
この第２の計数回路出力が上記リセット間隔の上限値を
カウントしたときプロセッサユニットの異常を示す信号
を生成する第２の比較回路で構成される。
ステムにおける自己診断方式は、その計算機システム
が、１以上のプロセッサユニットと、各プロセッサユニ
ットに対して定期的に割り込みを発し、その応答を待っ
てプロセッサユニットの状態を監視する監視ユニットと
を備え、監視ユニットによってプロセッサユニットの異
常を検出したとき、そのプロセッサユニットをシステム
から論理的に切断することを特徴とする。監視ユニット
は、プロセッサユニットにより割り込み間隔値が設定さ
れる第１のレジスタと、定間隔で生成されるクロックを
カウントする第１の計数回路と、第１の計数回路が上記
レジスタに設定された値をカウントしたときに割り込み
信号を生成するとともに上記第１の計数回路をリセット
する第１の比較回路と、プロセッサユニットが割り込み
を受信してから上記第１の計数回路をリセットするまで
に要するリセット間隔の上限値が設定される第２のレジ
スタと、上記第１の比較回路出力により定間隔で生成さ
れるクロックのカウントを開始する第２の計数回路と、
この第２の計数回路出力が上記リセット間隔の上限値を
カウントしたときプロセッサユニットの異常を示す信号
を生成する第２の比較回路で構成される。
【０００６】また、本発明の多重系計算機システムにお
ける自己診断方式は、１以上のプロセッサユニットと、
各プロセッサユニットに対して定期的に割り込みを発
し、その応答を待ってプロセッサユニットの状態を監視
する監視ユニットとを備え、監視ユニットは各プロセッ
サユニット単体の状態監視を行うとともに、各プロセッ
サユニットの状態監視結果の論理積演算を行うことによ
り自身を含むプロセッサ単体以外の共通回路の異常を検
出することも特徴とする。
ける自己診断方式は、１以上のプロセッサユニットと、
各プロセッサユニットに対して定期的に割り込みを発
し、その応答を待ってプロセッサユニットの状態を監視
する監視ユニットとを備え、監視ユニットは各プロセッ
サユニット単体の状態監視を行うとともに、各プロセッ
サユニットの状態監視結果の論理積演算を行うことによ
り自身を含むプロセッサ単体以外の共通回路の異常を検
出することも特徴とする。
【０００７】このことにより、ＣＰＵ（プロセッサユニ
ット）単位での故障検出が行え、故障ＣＰＵの縮退や他
ＣＰＵへの処理の切替えを可能とし、安価なＨＡシステ
ム等多重化計算機システムを構築することができる。
ット）単位での故障検出が行え、故障ＣＰＵの縮退や他
ＣＰＵへの処理の切替えを可能とし、安価なＨＡシステ
ム等多重化計算機システムを構築することができる。
【０００８】
【発明の実施の形態】図１は本発明の実施例を示すブロ
ック図である。本発明実施例では４ＣＰＵ構成の計算機
システムが想定されている。図において、１〜４はプロ
セッサユニット（ＣＰＵ）である。ＣＰＵ１〜４は、シ
ステムバス５を介して接続される共通メモリ６に記憶さ
れたプログラムを読み出し実行することにより、演算制
御他、システムに接続される各種周辺装置７-1〜７-nの
制御を行う。
ック図である。本発明実施例では４ＣＰＵ構成の計算機
システムが想定されている。図において、１〜４はプロ
セッサユニット（ＣＰＵ）である。ＣＰＵ１〜４は、シ
ステムバス５を介して接続される共通メモリ６に記憶さ
れたプログラムを読み出し実行することにより、演算制
御他、システムに接続される各種周辺装置７-1〜７-nの
制御を行う。
【０００９】８は監視装置である。監視装置８は、各Ｃ
ＰＵ１〜４に対して定期的に割り込みを発し、その応答
を待つことによりＣＰＵ１〜４の状態監視を行うもの
で、監視装置８によりＣＰＵ１〜４の異常を検出したと
き、そのＣＰＵ１〜４をシステムから論理的に切断する
ための指示を発する。また、ＣＰＵ１〜４の状態監視結
果の論理積演算を行うことにより自身を含むシステムバ
ス５等プロセッサ単体以外の共通回路の異常をも検出す
る。監視装置８の内部構成等詳細については図２に示さ
れている。
ＰＵ１〜４に対して定期的に割り込みを発し、その応答
を待つことによりＣＰＵ１〜４の状態監視を行うもの
で、監視装置８によりＣＰＵ１〜４の異常を検出したと
き、そのＣＰＵ１〜４をシステムから論理的に切断する
ための指示を発する。また、ＣＰＵ１〜４の状態監視結
果の論理積演算を行うことにより自身を含むシステムバ
ス５等プロセッサ単体以外の共通回路の異常をも検出す
る。監視装置８の内部構成等詳細については図２に示さ
れている。
【００１０】図２において、８１、８２はレジスタ、８
３、８４はカウンタ、８５、８６は比較器である。監視
装置８を構成する監視回路８-1〜８-4はＣＰＵ１〜４毎
用意され、監視回路８-1〜８-4上述したコンポーネント
８１〜８６により構成される。レシジスタ８１にはＣＰ
Ｕ１（２３４）により割り込み間隔値が設定され、レジ
スタ８２には、ＣＰＵ１（２３４）が割り込みを受信し
てから後述するカウンタ８３をリセットするまでに要す
るリセット間隔の上限値が設定される。カウンタ８３８
４は、システムクロック等一定間隔で生成されるクロッ
クをカウントするもので、比較器８５による一致出力に
よりリセットされる。比較器８５は、カウンタ値とレジ
スタ値を比較することにより、カウンタ８３がレジスタ
８１に設定された値をカウントしたときに割り込み信号
を生成するとともにカウンタ８３をリセットする。一
方、カウンタ８４は、比較器８５によって生成される割
り込み信号により定間隔で生成されるクロックのカウン
トを開始する。比較器８６は、カウンタ８４が、レジス
タ８２に設定された、ＣＰＵ１（２、３、４）が割り込
みを受信してからカウンタ８３をリセットするまでに要
するリセット間隔の上限値をカウントしたときに異常信
号として出力する。
３、８４はカウンタ、８５、８６は比較器である。監視
装置８を構成する監視回路８-1〜８-4はＣＰＵ１〜４毎
用意され、監視回路８-1〜８-4上述したコンポーネント
８１〜８６により構成される。レシジスタ８１にはＣＰ
Ｕ１（２３４）により割り込み間隔値が設定され、レジ
スタ８２には、ＣＰＵ１（２３４）が割り込みを受信し
てから後述するカウンタ８３をリセットするまでに要す
るリセット間隔の上限値が設定される。カウンタ８３８
４は、システムクロック等一定間隔で生成されるクロッ
クをカウントするもので、比較器８５による一致出力に
よりリセットされる。比較器８５は、カウンタ値とレジ
スタ値を比較することにより、カウンタ８３がレジスタ
８１に設定された値をカウントしたときに割り込み信号
を生成するとともにカウンタ８３をリセットする。一
方、カウンタ８４は、比較器８５によって生成される割
り込み信号により定間隔で生成されるクロックのカウン
トを開始する。比較器８６は、カウンタ８４が、レジス
タ８２に設定された、ＣＰＵ１（２、３、４）が割り込
みを受信してからカウンタ８３をリセットするまでに要
するリセット間隔の上限値をカウントしたときに異常信
号として出力する。
【００１１】以下、本発明実施例の動作について詳細に
説明する。
説明する。
【００１２】図１は計算機システムが４ＣＰＵにより構
成されるケースを例示しており、監視装置８を構成する
各監視回路８-1〜８-4はシステムバス５に接続された各
々のＣＰＵ１〜４に接続されている。監視装置８からは
各ＣＰＵ１〜４に対して割り込み信号が出力され、これ
に対しＣＰＵ１〜４の応答がなければ該当するＣＰＵ１
〜４は異常状態にあることがわかる。
成されるケースを例示しており、監視装置８を構成する
各監視回路８-1〜８-4はシステムバス５に接続された各
々のＣＰＵ１〜４に接続されている。監視装置８からは
各ＣＰＵ１〜４に対して割り込み信号が出力され、これ
に対しＣＰＵ１〜４の応答がなければ該当するＣＰＵ１
〜４は異常状態にあることがわかる。
【００１３】監視回路８-1〜８-4は、ＣＰＵ１〜４毎同
様の回路構成になっており、監視回路８-1を例示して、
まず、レジスタ８１には定期的にＣＰＵ１に対して割り
込みを出力するためのタイミングデータ、ここでは“Ｆ
Ｆ”が設定されるものとする。カウンタ８３はシステム
クロック等一定周期のクロックをカウント更新してい
く。ここでカウンタ８３による値が先に設定されたレジ
スタ値“ＦＦ”をカウントしたなら比較器８５出力が有
効となって割り込み信号としてＣＰＵ１に対し通知され
る。同時に比較器８５出力はカウンタ８４に対するカウ
ント許可信号として入力され、カウンタ８３の更新は停
止され、割り込み信号が連続で出力される。
様の回路構成になっており、監視回路８-1を例示して、
まず、レジスタ８１には定期的にＣＰＵ１に対して割り
込みを出力するためのタイミングデータ、ここでは“Ｆ
Ｆ”が設定されるものとする。カウンタ８３はシステム
クロック等一定周期のクロックをカウント更新してい
く。ここでカウンタ８３による値が先に設定されたレジ
スタ値“ＦＦ”をカウントしたなら比較器８５出力が有
効となって割り込み信号としてＣＰＵ１に対し通知され
る。同時に比較器８５出力はカウンタ８４に対するカウ
ント許可信号として入力され、カウンタ８３の更新は停
止され、割り込み信号が連続で出力される。
【００１４】割り込みを受信したＣＰＵ１は、システム
バス５を介してカウンタ８３をクリアする処理を行い、
結果的に割り込みをクリアする。ＣＰＵ１が異常の場
合、このクリア処理は実行されないため、一定時間を越
えてクリアされない場合は、ＣＰＵ１異常と判断する。
この一定期間の判定については、レジスタ８２、カウン
タ８４、比較器８６により行われる。レジスタ８２に
は、ＣＰＵ１からの割り込みクリア処理の待機最大時間
の値が設定され、カウンタ８４は、比較器８５によって
生成される割り込み信号をカウント更新開始許可信号と
して得、システムクロックのカウントを開始する。比較
器８６は、レジスタ８２値とカウンタ８４値の比較を行
い、割り込み発生後ＣＰＵ１がカウンタクリア処理を実
行までの間の待機最大時間を越えたことを検出し、この
場合、システム異常として信号を出力する。ＣＰＵ１が
正常で期間内にクリア処理が実行された場合、カウンタ
８４の内容もリセットされる。
バス５を介してカウンタ８３をクリアする処理を行い、
結果的に割り込みをクリアする。ＣＰＵ１が異常の場
合、このクリア処理は実行されないため、一定時間を越
えてクリアされない場合は、ＣＰＵ１異常と判断する。
この一定期間の判定については、レジスタ８２、カウン
タ８４、比較器８６により行われる。レジスタ８２に
は、ＣＰＵ１からの割り込みクリア処理の待機最大時間
の値が設定され、カウンタ８４は、比較器８５によって
生成される割り込み信号をカウント更新開始許可信号と
して得、システムクロックのカウントを開始する。比較
器８６は、レジスタ８２値とカウンタ８４値の比較を行
い、割り込み発生後ＣＰＵ１がカウンタクリア処理を実
行までの間の待機最大時間を越えたことを検出し、この
場合、システム異常として信号を出力する。ＣＰＵ１が
正常で期間内にクリア処理が実行された場合、カウンタ
８４の内容もリセットされる。
【００１５】上述した監視回路をＣＰＵ毎に備え、各々
のＣＰＵを監視することで異常ＣＰＵの検出が可能とな
る。異常が検知されたＣＰＵは図示せぬ構成制御装置に
より論理的に切り離され、システムからの使用は禁止さ
れる。また、上述した監視回路ではカウンタの他にレジ
スタについても個々のＣＰＵ毎用意する方式について述
べたが、このレジスタについてのみ１個のレシジスタを
共用する方式てでも構わない。
のＣＰＵを監視することで異常ＣＰＵの検出が可能とな
る。異常が検知されたＣＰＵは図示せぬ構成制御装置に
より論理的に切り離され、システムからの使用は禁止さ
れる。また、上述した監視回路ではカウンタの他にレジ
スタについても個々のＣＰＵ毎用意する方式について述
べたが、このレジスタについてのみ１個のレシジスタを
共用する方式てでも構わない。
【００１６】一方、監視回路８-1〜８-4毎生成される異
常信号を監視装置８外部で論理積演算を行うことによ
り、ＣＰＵ１（２、３、４）単体の異常ではなく、自身
８も含めシステムバス５等共通回路の異常として検出す
ることが可能となる。多重系計算機システムを構成する
ＣＰＵ１（２、３、４）が同時に異常発生する確率は十
分に低く、どのＣＰＵ１（２、３、４）からも割り込み
クリアの処理がなされない場合はＣＰＵ１（２、３、
４）以外の共通回路によるものと判断できる。
常信号を監視装置８外部で論理積演算を行うことによ
り、ＣＰＵ１（２、３、４）単体の異常ではなく、自身
８も含めシステムバス５等共通回路の異常として検出す
ることが可能となる。多重系計算機システムを構成する
ＣＰＵ１（２、３、４）が同時に異常発生する確率は十
分に低く、どのＣＰＵ１（２、３、４）からも割り込み
クリアの処理がなされない場合はＣＰＵ１（２、３、
４）以外の共通回路によるものと判断できる。
【００１７】以上説明のように本発明は、ＣＰＵの監視
をハードウェアで、かつＣＰＵ単位で行うものてであ
り、このことにより、故障ＣＰＵの縮退や他ＣＰＵへの
切替えを可能とし、安価なＨＡシステム等多重系計算機
システムを構築することが可能となる。
をハードウェアで、かつＣＰＵ単位で行うものてであ
り、このことにより、故障ＣＰＵの縮退や他ＣＰＵへの
切替えを可能とし、安価なＨＡシステム等多重系計算機
システムを構築することが可能となる。
【００１８】
【発明の効果】以上説明のように本発明によれば、レジ
スタ、カウンタ、比較器で構成される簡単なハードウェ
アコンポーネントを追加するだけで監視回路を構築する
ことができ、以上のロジックをＣＰＵ毎備え、おのおの
がＣＰＵを監視することで以上ＣＰＵの検出を可能とす
るものてある。また、監視回路毎生成される以上信号の
論理積をとることによってＣＰＵ単体の異常ではなく、
共通回路の異常も検出可能となり、故障ＣＰＵの縮退や
他ＣＰＵへの切替えを可能とし、従来のようにシステム
を全二重化する必要はなくなるため、安価な多重化計算
機システムを構築することができる。
スタ、カウンタ、比較器で構成される簡単なハードウェ
アコンポーネントを追加するだけで監視回路を構築する
ことができ、以上のロジックをＣＰＵ毎備え、おのおの
がＣＰＵを監視することで以上ＣＰＵの検出を可能とす
るものてある。また、監視回路毎生成される以上信号の
論理積をとることによってＣＰＵ単体の異常ではなく、
共通回路の異常も検出可能となり、故障ＣＰＵの縮退や
他ＣＰＵへの切替えを可能とし、従来のようにシステム
を全二重化する必要はなくなるため、安価な多重化計算
機システムを構築することができる。
【図１】本発明の実施例を示すブロック図。
【図２】図１における監視装置の内部構成を示すブロッ
ク図。
ク図。
１〜４…プロセッサユニット（ＣＰＵ）、５…システム
バス、６…メモリ、７（７-1〜７-n）…周辺装置、８
（８-1〜８-4）…監視装置（回路）、８１、８２…レジ
スタ、８３、８４…カウンタ、８５、８６…比較器。
バス、６…メモリ、７（７-1〜７-n）…周辺装置、８
（８-1〜８-4）…監視装置（回路）、８１、８２…レジ
スタ、８３、８４…カウンタ、８５、８６…比較器。
Claims (3)
- 【請求項１】 １以上のプロセッサユニットと、各プロ
セッサユニットに対して定期的に割り込みを発し、その
応答を待ってプロセッサユニットの状態を監視する監視
ユニットとを備え、監視ユニットによってプロセッサユ
ニットの異常を検出したとき、そのプロセッサユニット
をシステムから論理的に切断することを特徴とする多重
系計算機システムにおける自己診断方式。 - 【請求項２】 監視ユニットは、プロセッサユニットに
より割り込み間隔値が設定される第１のレジスタと、定
間隔で生成されるクロックをカウントする第１の計数回
路と、第１の計数回路が上記レジスタに設定された値を
カウントしたときに割り込み信号を生成するとともに上
記第１の計数回路をリセットする第１の比較回路と、プ
ロセッサユニットが割り込みを受信してから上記第１の
計数回路をリセットするまでに要するリセット間隔の上
限値が設定される第２のレジスタと、上記第１の比較回
路出力により定間隔で生成されるクロックのカウントを
開始する第２の計数回路と、この第２の計数回路出力が
上記リセット間隔の上限値をカウントしたときプロセッ
サユニットの異常を示す信号を生成する第２の比較回路
から成ることを特徴とする請求項１記載の多重系計算機
システムにおける自己診断方式。 - 【請求項３】 １以上のプロセッサユニットと、各プロ
セッサユニットに対して定期的に割り込みを発し、その
応答を待ってプロセッサユニットの状態を監視する監視
ユニットとを備え、監視ユニットは各プロセッサユニッ
ト単体の状態監視を行うとともに、各プロセッサユニッ
トの状態監視結果の論理積演算を行うことにより自身を
含むプロセッサ単体以外の共通回路の異常を検出するこ
とを特徴とする多重系計算機システムにおける自己診断
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9204218A JPH1153222A (ja) | 1997-07-30 | 1997-07-30 | 多重系計算機システムにおける自己診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9204218A JPH1153222A (ja) | 1997-07-30 | 1997-07-30 | 多重系計算機システムにおける自己診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1153222A true JPH1153222A (ja) | 1999-02-26 |
Family
ID=16486801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9204218A Pending JPH1153222A (ja) | 1997-07-30 | 1997-07-30 | 多重系計算機システムにおける自己診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1153222A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001266196A (ja) * | 2000-03-17 | 2001-09-28 | Toshiba Corp | 多重機器システム、多重機器システムの機器切替方法、料金収受システム、および料金収受システムの機器切替方法 |
-
1997
- 1997-07-30 JP JP9204218A patent/JPH1153222A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001266196A (ja) * | 2000-03-17 | 2001-09-28 | Toshiba Corp | 多重機器システム、多重機器システムの機器切替方法、料金収受システム、および料金収受システムの機器切替方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0792765B2 (ja) | 入／出力コントローラ | |
| US6321289B1 (en) | Apparatus for automatically notifying operating system level applications of the occurrence of system management events | |
| US6463492B1 (en) | Technique to automatically notify an operating system level application of a system management event | |
| JPH1153222A (ja) | 多重系計算機システムにおける自己診断方式 | |
| JP2003256240A (ja) | 情報処理装置及びその障害回復方法 | |
| JPH11259340A (ja) | コンピュータの再起動制御回路 | |
| JPS60134942A (ja) | 異常状態におけるバツクアツプシステム | |
| JP2845616B2 (ja) | マルチプロセッサシステム | |
| JPH0652130A (ja) | マルチプロセッサシステム | |
| JPH10143393A (ja) | 診断処理装置 | |
| JPH03266131A (ja) | 多重化システムの無応答判定方式 | |
| JPH07114521A (ja) | マルチマイクロコンピュータシステム | |
| KR100394736B1 (ko) | 이중화 시스템에서 보드 선택 및 에러 복구장치 및 방법 | |
| JPH05224964A (ja) | バス異常通知方式 | |
| JP2744113B2 (ja) | 計算機システム | |
| JPH03111962A (ja) | マルチプロセッサ・システム | |
| JPH04123145A (ja) | マイクロコンピュータ | |
| JP2001350674A (ja) | 計算機システム | |
| JPH02206866A (ja) | マルチプロセッサシステムにおけるリセット信号発生装置 | |
| JP2020071492A (ja) | 情報処理システム | |
| JPH07200334A (ja) | 二重化同期運転方式 | |
| JPH01310422A (ja) | マイクロコンピュータのリセット回路 | |
| JPS60254338A (ja) | マルチプロセツサの異常検出方式 | |
| JPH041831A (ja) | プログラム暴走監視方式 | |
| JPH01224848A (ja) | マルチプロセッシングシステム |