KR0112449Y1 - 단말기의 에러 감시장치 - Google Patents

Abstract

본 고안은 단말기의 에러 감시장치에 관한 것으로서, 이는 버스 방식 교환기와 같은 시스템에서 중앙처리장치 사용할 때 저가(低價)의 차동증폭기를 이용, 프로그램 에러 혹은 주변의 조건에 따른 중앙처리장치에 에러가 발생시 자동으로 리세트시키도록 한 것이다. 이와 같은 본 고안은 중앙처리장치의 정상 및 비정상 동작에 따라 발생되는 클럭을 직류전압으로 변환시켜 출력하는 정류수단과, 상기 정류수단에서 얻어진 직류전압과 설정된 기준전압과의 비교차로 발진을 행하여 발진전압를 발생하는 발진전압 발생수단과, 상기 발진전압 발생수단에서 얻어진 발진전압에 의해 중앙처리장치를 세트 및 리세트동작을 반복시키는 세트/리세트 발생수단과, 초리전원 입력시 설정된 시정수값에 의해 일정시간 동안 중앙처리장치를 리세트시키는 리세트 발생수단으로 이루어짐으로써, 달성된다.

Description

단말기의 에러 감시장치

제1도는 종래 중앙처리장치 전용 감시를 위한 위치도그 회로도.

제2도는 본 고안에 따른 단말기의 위치도그 회로의 실시예도.

* 도면의 주요부분에 대한 부호의 설명

200 : 정류부 201 : 발진전압 발생부

201a : 비교기 202 : 세트/리세트 발생부

203 : 리세트 발생부 C1-C4 : 콘덴서

Q1 : 트랜지스터 D1 : 다이오드

본 고안은 프로그램 방지를 위한 워치도그(Watchdog)에 관한 것으로, 특히 중앙처리장치 사용할시 차동증폭기를 이용하여 에러 혹은 주변의 조건에 따른 중앙처리장치의 에러를 감시하여 자동으로 리세트시켜 주는 단말기의 에러 감시장치에 관한 것이다.

일반적으로 위치독은 시스템이 기계적인 고장으로 휴지 상태가 되거나 또는 프로그램의 착오로 무제한의 루프에 들어가는 것을 감시하는 장치로서, 이는 시스템에 오동작이 발생하였을 경우 이를 자동으로 리세트시켜 정상 동작으로 복수시키게 된다.

제1도는 종래 중앙처리장치 전용 감시를 위한 워도그 회로도로서, 프로그램의 수행에 따른 시스템의 전체 동작을 제어하는 중앙처리장치(102)와, 상기 중앙처리장치(102)로 부터의 발진클럭 유, 무를 다이오드(D1) 및 콘덴서(C1)에 설정된 클럭으로 검출하여 정상동작 및 오동작 상태를 감시하는 워치도그부(100)와, 상기 워치도그부(100)에서 검출된 발진클럭의 유, 무에 따라 도통 및 차단되어 리세트신호를 발생하는 저항(R1), (R2) 및 트랜지스터(Q1)로 이루어진 리세트발생부(101)로 구성되어 있다.

이와 같이, 구성된 종래 중앙처리장치 전용 감시를 위한 워치도그회로는 먼저, 중앙처리장치(102)가 정상적으로 동작시에는 그 중앙처리장치(102)의 클럭단자(T1)에서는 일정한 주기의 클럭이 발생되어 워치도그부(100)의 클럭단(CK)에 입력된다.

이때, 워치도그부(100)는 콘덴서(C1)값에 의해 중앙처리장치(102)의 발진클럭의 주기와 동일하게 맞추어진 클럭을 클럭주기 조절단자(TT)를 통해 입력받아 중앙처리장치(102)로 부터의 발진클럭이 정상적으로 입력되는가를 감시하게 된다.

상기 감시한 결과 중앙처리장치(102)로부터 일정주기를 갖는 클럭이 입력되면, 리세트단자(RST)로 고전위치를 출력하게 된다.

상기 워치도그부(100)로부터 출력된 고전위는 리세트발생부(101)의 저항(R2)을 통해 트랜지스터(Q1)를 도통시키게 된다.

상기 트랜지스터(Q1)가 도통되면 전원단자(Vcc)의 전압이 접지로 바이패스되므로 고전위에 의해 리세트되는 중앙처리장치(102)의 리세트단자(RST)에는 저전위가 걸려 리세트가 해제되어 중앙처리장치(102)가 정상동작을 수행하게 된다.

이와 같이, 중앙처리장치(102)가 정상동작을 수행하는 도중에 프로그램의 오동작 또는 기타 기계적인 고장에 의해 에러가 발생하였을 경우에는 중앙처리장치(102)의 클럭단자(T1)로 부터는 발진 클럭이 발생되지 않는다.

상기 중앙처리장치(102)로부터 발진 클럭이 중단되면 워치도그부(100)는 콘덴서(C1)에 의해 설정된 클럭과의 비교로 중앙처리장치(102)의 오동작을 검출하여 그의 리세트단자(RST)로 고전위, 저전위를 반복하여 출력하게 된다.

상기 워치도그부(100)에서 출력된 고전위, 저전위는 리세트 발생부(101) 저항(R2)을 통해 트랜지스터(Q1)를 도통 및 차단시키게 되므로 전원단자(Vcc)의 고전위가 저항(R1)을 통해 중앙처리장치(102)의 리세트단자(RST)에 입력 또는 차단되어 리세트 및 리세트해제시키게 된다.

이후 상기 중앙처리장치(102)가 다시 정상적으로 동작을 수행하게 되면 워치도그부(100)는 리세트발생부(101)의 트랜지스터(Q1)를 도통시켜 중앙처리장치(102)의 리세트단자(RST)에 인가되는 리세트신호를 차단하게 된다.

그러나, 이와 같은 종래 워치도그 회로는 버스 방식 교환기와 같은 시스템에서 중앙처리장치 감시 전용 워치도그 집적회로를 사용하여 중앙처리장치가 오동작을 하였을 시에 자동으로 리세트시키고 리세트를 해제시켜 재동작이 가능하도록 하였으나, 이는 고가의 워치도그 집적회로를 사용함으로 인해 생산단가가 상승되는 비경제적인 문제점이 있었다.

따라서, 본 고안의 목적은 이와 같은 종래의 문제점을 감안하여, 버스 방식 교환기와 같은 시스템에서 중앙처리장치 사용할시 저가(低價)의 차동증폭기를 이용하여, 프로그램 에러 혹은 주변의 조건에 따른 중앙처리장치에 에러가 발생시 자동으로 중앙처리장치를 리세트시킨 후 그 리세트 상태를 해제시켜 감시하도록 하는 단말기의 에러 감시장치를 제공함에 있다.

이와 같은 본 고안의 목적을 달성하기 위한 수단으로는, 중앙처리장치의 정상 및 비정상 동작에 따라 발생되는 클럭을 직류전압으로 변환시켜 출력하는 정류수단과, 상기 정류수단에서 얻어진 직류전압과 설정된 기준전압과의 비교차로 발진을 행하여 발진전압을 발생하는 발진전압 발생수단과, 상기 발진전압 발생수단에 얻어진 발진전압에 의해 중앙처리장치를 세트 및 리세트동작을 반복시키는 세트/리세트 발생수단과 초기 전원 입력시 설정된 시정수값에 의해 일정시간 동안 중앙처리장치를 리세트시키는 리세트 발생수단으로 이루어짐으로서 달성되는 것으로, 이하, 본 고안을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.

제2도는 본 고안에 따른 단말기의 에러 감시장치의 실시예도로서, 이에 도시한 바와 같이 프로그램의 수행에 따라 시스템의 전체 동작을 제어하는 중앙처리장치(204)와, 상기 중앙처리장치(204)의 정상 및 비정상 동작에 따라 발생되는 클럭을 콘덴서(C1), 저항(R2) 및 다이오드(D1)를 통해 직류전압으로 변환시켜 출력하는 정류부(200)와 상기 정류부(200)에서 발생되는 직류전압과 전원단자(Vcc)로 부터의 저항(R3), (R4)을 통해 설정된 기준전압과 비교(201a)로 비교하여 그 결과전압을 출력함과 아울러 그 결과전압을 다시 저항(R2), (R5) 및 콘덴서(C2)를 통해, 궤환시켜 발진전압을 발생하는 발진전압 발생부(201)와, 상기 발진전압 발생부(201)에서 출력된 발진전압에 의해 중앙처리장치(204)를 리세트 및 리세트 해제동작을 반복시키는 콘덴서(C3), 저항(R6) 및 트랜스지터(Q1)로 이루어진 세트/리세트 발생부(202)와, 초기전원 입력시 설정된 시정수값에 의해 일정시간 동안 중앙처리장치(204)를 리세트시키는 콘덴서(C4) 및 저항(R7)으로 된 리세트 발생부(203)로 구성한다.

이와 같이 구성된 본 고안의 작용 효과를 설명하면 다음과 같다.

최초의 시스템에 전원을 투입하면 리세트 발생부(203)는 콘덴서(C4)와 저항(R7)의 시정수 동안 순간적으로 고전위를 발생하여 중앙처리장치(204)를 리세트시키게 되고, 이후 시전수가 경과되면 계속적으로 저전위가 발생되어 중앙처리장치(204)를 리세트해제시켜 정상적으로 동작시키게 된다.

상기 중앙처리장치(204)가 정상적으로 동작시에는 그 중앙처리장치(204)의 클럭단자(T1)에서는 일정한 주기의 클럭이 발생되어 출력된다.

상기 중앙처리장치(204)로부터 발생된 일정주기의 발진클럭은 정류부(200)의 콘덴서(C1)를 통하고, 접지의 저항(R1)과 다이오드(D1)를 통해 콘덴서(C2)에 충전되어 일정레벨의 직류전압으로 변환된 후 발전전압 발생부(201)에 구성된 비교기(201a)의 반전단자(-)에 고전위로 입력된다.

그리고 상기 비교기(201a)의 비반전단자(+)에는 전원단자(Vcc)의 전원단압이 저항(R3), (R4)을 통해 분압되어 기준전압으로 입력된다.

따라서, 상기한 발진전압 발생부(201)의 비교기(201a)는 반전단자(-)로부터 입력되는 고전위와 저항(R3), (R4)을 통해 설정된 기준전압과를 비교하여 입력되는 고전위와 저항(R3), (R4)을 통해 설정된 기준전압과를 비교하여 그 결과전압을 출력하게 되는데, 이때 중앙처리장치(204)가 정상동작 수행시에는 정류부(200)로부터 출력된 직류전압이 기준전압보다 더 높으므로 상기한 비교기(201a)는 저전위를 출력하게 된다.

즉, 비교기(201a)의 반전단자(-)로 고전위가 입력되면 발진이 중지되어 비교기(201a)의 출력은 저전위를 유지하게 된다.

상기 비교기(201a)로부터 전전위가 출력되면 세트/리세트 발생부(202)의 콘덴서(C3)와 저항(R6)의 시정수 동안 순간적으로 전원단자(Vcc)의 전압이 저항(R6)과 콘덴서(C3) 및 비교기(201a)를 통해 접지로 바이패스되므로 트랜지스터(Q1)의 베이스에는 저전위가 인가되어 트랜지스터(Q1)가 도통된다.

상기 트랜지스터(Q1)가 도통되면 전원단자(Vcc)의 고전위가 상기한 트랜지스터(Q1)를 통해 최초 전원 투입시와 마찬가지로 중앙처리장치(204)의 리세트단자(RST)에 인가되어 리세트시키고 이후 시정수가 경과되면 콘덴서(C3)에는 충전된 전압이 존재함으로써, 상기한 트랜지스터(Q1)의 베이스에는 고전위가 인가되어 차단되므로 중앙처리장치(204)의 리세트가 해제되어 계속적으로 정상동작을 수행하게 된다.

이와 같이, 중앙처리장치(204)가 정상동작을 수행하는 도중에 프로그램의 오동작 또는 기타 기계적인 고장에 의해 에러가 발생하였을 경우에는 중앙처리장치(204)의 클럭단자(T1)로 부터는 발진 클럭이 발생되지 않는다.

상기 중앙처리장치(204)로부터 발진 클럭이 중단되면 정류부(200)의 출력이 저전위를 유지하여 상기한 비교기(201a)의 반전단자(-)에 입력됨으로써, 저항(R1-R5), 콘덴서(C2) 및 비교기(201a)는 일련의 발진회로를 이루게 된다.

즉, 이를 구체적으로 설명하면 중앙처리장치(204)의 비정상 동작에 의해 정류부(200)로부터 저전위가 출력되어 발진전압 발생부(201)에 구성된 비교기(201a)의 반전단자(-)에 입력되면, 상기한 비교기(201a)는 저항(R3), (R4)을 통해 분압된 전원단자(Vcc)의 기준전압과를 비교하게 되는데, 이때에는 기준전압이 높으므로 그의 출력단자로 고전위를 출력하게 된다.

상기한 고전위는 저항(R2)을 통해 콘덴서(C2)에 서서히 충전됨과 아울러 콘덴서(C3)를 통해 트랜지스터(Q1)의 베이스에 인가됨으로 그 트랜지스터(Q1)가 차단되어 중앙처리장치(204)의 리세트단자(RST)에 저전위를 인가하여 세트시키게 된다.

이후, 상기 비교기(201a)로부터 출력된 고전위가 콘덴서(C2)에 충전완료되면 그 충전전압은 비교기(201a)의 반전단자(-)로 방전을 하게 되는데, 이때, 상기 콘덴서(C2)의 방전전압을 기준전압보다 더 높으므로 상기한 비교기(201a)는 저전위를 출력하게 된다.

상기 비교기(201a)로 부터 저전위가 출력되면, 전술한 바와 같은 방법으로 전원단자(Vcc)의 전압이 저항(R6)과 콘덴서(C3)의 시정수 동안 순간적으로 그 저항(R6)과 콘덴서(C3)의 시정수 동안 순간적으로 그 저항(R6)과 콘덴서(C3) 및 비교기(201a)를 통해 접지로 바이패스되므로 트랜지스터(Q1)의 베이스에는 저전위가 인가되어 트랜지스터(Q1)가 도통되어 중앙처리장치(204)를 리세트시키게 된다.

이후, 상기한 콘덴서(C2)의 전압이 방전하여 기준전압보다 낮을 경우에는 비교기(201a)의 출력에서는 다시 고전위가 출력되어 콘덴서(C2)에 서서히 충전됨과 아울러 콘덴서(C3)를 통해 트랜지스터(Q1)의 베이스로 인가되므로 그 트랜지스터(Q1)가 차단되어 중앙처리장치(204)를 다시 세트시키게 된다.

이와 같은 방법으로 중앙처리장치(204)가 계속 비정상 동작을 하는 동안에는 비교기(201a)의 출력은 계속 고전위, 저전위를 반복하여 출력하게 되고, 이로인하여 콘덴서(C3)에는 고전위, 저전위의 펄스가 발생되어 트랜지스터(Q1)를 주기적으로 도통 및 차단시켜 중앙처리장치(204)를 세트/리세트시키게 된다.

즉, 중앙처리장치(204)로부터 발진 클럭이 출력되기 전까지는 세트/리세트 발생부(202)는 계속 중앙처리장치(204)의 리세트단자(RST)에 고전위를 가하여 리세트시키고 저전위를 가하여 중앙처리장치(204)의 발진클럭을 감시하게 된다.

이와 같이, 발진전압 발생부(201)의 계속적인 고전위/저전위 발진에 의해 중앙처리장치(204)가 정상적으로 재동작을 수행하게 되면 전술한 바와 같이, 세트/리세트 발생부(202)의 트랜지스터(Q1)가 차단되어 중앙처리장치(204)가 정상동작을 수행하도록 저전위를 리세트단자(RST)에 인가시키게 된다.

그리고, 상기에서 비교기(201a)로부터 출력된 발진전압의 주기를 T라 하면 그 발진주기(T)는 2×R2의 값과 콘덴서(C2)의 값에 비례하고 저항(R5)의 값에 반비례한다.

또한 발진주기(T)는 중앙처리장치(204)의 발진클럭에 맞추어 주파수를 정한다.

예를들어 중앙처리장치(204)에서 출력되는 발진클럭이 24㎳이면 비교기(201a)의 발진주기(T)는 약 10배(240㎳) 정도 해주는 것이 좋다.

이상에서 상세히 설명한 바와 같이, 본 고안에 따르면, 버스 방식 교환기와 같은 시스템에서 단말기 한 개라도 시스템 에러로 데이터 라인을 잡고 있으면 모든 단말기 혹은 메인은 동작을 할 수 없으므로 주변에서 쉽게 구할 수 있고 저가(低價)인 차동증폭기를 이용하여 상기와 같은 문제를 손쉽게 해결할 수 있는 효과가 있다.

Claims (3)

1. 중앙처리장치의 정상 및 비정상 동작에 따라 발생되는 클럭을 직류전압으로 변한시켜 출력하는 정류수단과, 상기 정류수단에서 얻어진 직류전압과 설정된 기준전압과의 비교차로 발진을 행하여 발진전압을 발생하는 발진전압 발생수단과, 상기 발진전압 발생수단에 얻어진 발진전압에 의해 중앙처리장치를 세트 및 리세트동작을 반복시키는 세트/리세트 발생수단과, 초기전원 입력시 설정된 시정수값에 의해 일정시간 동안 중앙처리장치를 리세트시키는 리세트 발생수단을 포함하여 구성된 것을 특징으로 하는 단말기의 에러 감시장치.
2. 제1항에 있어서, 발진전압 발생수단은 상기 정류수단의 출력전압과 전원전압을 분압하는 저항(R3), (R4)을 통해 설정된 기준전압을 비교하는 비교기(201a)와, 상기 비교기(201a)의 출력전압을 각각 그의 반전, 비반전단자로 궤환하는 저항(R2), (R5)과 상기 저항(R2)을 통한 궤환전압과 정류수단의 출력전압을 충전하였다가 상기 기준전압과 비교전압으로 비교기(201a)의 반전단자에 입력하는 콘덴서(C2)로 구성하여 된 것을 특징으로 하는 단말기의 에러 감시장치.
3. 제1항에 있어서, 세트/리세트 발생수단은 상기 발진전압 발생수단의 발진전압에 따 저항(R6)을 통한 전원단자의 전압을 충전하여 방전하는 콘덴서(C3)와, 상기 콘덴서(C3)의 충방전에 따라 도통 및 차단되어 중앙처리장치를 세트 및 리세트시키는 스위칭조자로 구성하여 된 것을 특징으로 하는 단말기의 에러 감시장치.