JPS61183746A - マイクロコンピユ−タシステム - Google Patents
マイクロコンピユ−タシステムInfo
- Publication number
- JPS61183746A JPS61183746A JP60024046A JP2404685A JPS61183746A JP S61183746 A JPS61183746 A JP S61183746A JP 60024046 A JP60024046 A JP 60024046A JP 2404685 A JP2404685 A JP 2404685A JP S61183746 A JPS61183746 A JP S61183746A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- signal
- reset
- runaway
- output port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数のマイクロコンピュータを連動動作させる
マイクロコンピュータシステムに関し、更に詳述すれば
各マイクロコンピュータの暴走を検出して初期状態に復
せしめることを可能としたマイクロコンピュータシステ
ムを提案するものである。
マイクロコンピュータシステムに関し、更に詳述すれば
各マイクロコンピュータの暴走を検出して初期状態に復
せしめることを可能としたマイクロコンピュータシステ
ムを提案するものである。
マイクロコンピュータ制御を応用した機器が広く普及し
ているが、マイクロコンピュータにノイズが侵入し、或
いは電源回路に異常があるとマイクロコンピュータが暴
走し、誤制御が行われて危険な事態を招来することがあ
る。
ているが、マイクロコンピュータにノイズが侵入し、或
いは電源回路に異常があるとマイクロコンピュータが暴
走し、誤制御が行われて危険な事態を招来することがあ
る。
一方、複雑な制御を行い、或いは高速のデータ処理を必
要とする場合にあフては複数のマイクロコンピュータを
連動動作させることがある。このような複数のマイクロ
コンピュータを備えたシステムにおいて一つのマイクロ
コンピュータが暴走すると他のマイクロコンピュータの
機能も事実上停止し、結局システム全体が機能しなくな
る。
要とする場合にあフては複数のマイクロコンピュータを
連動動作させることがある。このような複数のマイクロ
コンピュータを備えたシステムにおいて一つのマイクロ
コンピュータが暴走すると他のマイクロコンピュータの
機能も事実上停止し、結局システム全体が機能しなくな
る。
本発明はこのような不具合を解消すべくなされたもので
あり、複数のマイクロコンピュータを用いたシステムに
おいてマイクロコンピュータ相互間で暴走の監視を行わ
せることとして、いずれかのマイクロコンピュータが暴
走した場合にはそれをリセットして再起動可能としたシ
ステムを提供することを目的とする。
あり、複数のマイクロコンピュータを用いたシステムに
おいてマイクロコンピュータ相互間で暴走の監視を行わ
せることとして、いずれかのマイクロコンピュータが暴
走した場合にはそれをリセットして再起動可能としたシ
ステムを提供することを目的とする。
本発明に係るマイクロコンピュータは、複数のマイクロ
コンピュータを備え、各マイクロコンピュータは、その
リセット端子が他のマイクロコンピュータからりセント
信号を受けるべく接続されており、各マイクロコンピュ
ータは前記他のマイクロコンピュータに対し、所定信号
を発し、前記他のマイクロコンピュータは該所定信号を
監視し、その異常を検出した場合に前記リセット信号を
発すべく構成したことを特徴とする。
コンピュータを備え、各マイクロコンピュータは、その
リセット端子が他のマイクロコンピュータからりセント
信号を受けるべく接続されており、各マイクロコンピュ
ータは前記他のマイクロコンピュータに対し、所定信号
を発し、前記他のマイクロコンピュータは該所定信号を
監視し、その異常を検出した場合に前記リセット信号を
発すべく構成したことを特徴とする。
以下本発明をその実施例を示す図面に基づいて詳述する
。
。
第1図は2つのマイクロコンピュータを備えたシステム
における実施例を示している。第1マイクロコンピユー
タ11の出力ポートllaからは第2図(イ)の左側部
分に示す如き一定周期のパルス信号が発せられ、これが
信号線13を介して第2マイクロコンピユータ12の入
力ポート12eに与えられている。逆に第2マイクロコ
ンピユータ12の出カポ−) 12aからは上記同様の
パルス信号が発せられ、これが信号線14を介して第1
マイクロコンピユータ11の入力ボートIlcに与えら
れている。
における実施例を示している。第1マイクロコンピユー
タ11の出力ポートllaからは第2図(イ)の左側部
分に示す如き一定周期のパルス信号が発せられ、これが
信号線13を介して第2マイクロコンピユータ12の入
力ポート12eに与えられている。逆に第2マイクロコ
ンピユータ12の出カポ−) 12aからは上記同様の
パルス信号が発せられ、これが信号線14を介して第1
マイクロコンピユータ11の入力ボートIlcに与えら
れている。
マイクロコンピュータ11の他の出力ポート11bから
はローアクティブのリセット信号が発せられ、このリセ
ット信号は信号線15を介してマイクロコンピュータ1
2のリセット端子Rに与えられる。
はローアクティブのリセット信号が発せられ、このリセ
ット信号は信号線15を介してマイクロコンピュータ1
2のリセット端子Rに与えられる。
マイクロコンピュータ12はハイアクティブのリセット
信号を出力ポート12bから発し、このリセット信号は
初期リセット回路16を介してマイクロコンピュータ1
1のリセット端子Rに与えられる。
信号を出力ポート12bから発し、このリセット信号は
初期リセット回路16を介してマイクロコンピュータ1
1のリセット端子Rに与えられる。
初期リセット回路16は電源ラインと接地ラインとの間
に接続された、抵抗163及びNPN )ランジスタ1
62の直列回路並びにダイオード166及びコンデンサ
165の直列回路と、出カポ−H2bとトランジスタ1
62のベースとの間に介装した抵抗161と、前記両底
列回路の中間ノード間に介装された抵抗164とからな
る。
に接続された、抵抗163及びNPN )ランジスタ1
62の直列回路並びにダイオード166及びコンデンサ
165の直列回路と、出カポ−H2bとトランジスタ1
62のベースとの間に介装した抵抗161と、前記両底
列回路の中間ノード間に介装された抵抗164とからな
る。
第3図はマイクロコンピュータ11.12に設定しであ
る暴走監視用のプログラムのフローチャートである。ま
ず、マイクロコンピュータ11(又は12)は第2図(
イ)の左側部分に示す如きパルス信号を出力ポートll
a (又は12a)から規則正しく出力する。一方入
力ボートllb (又は12b)に入力されて来るパ
ルス信号が途切れているか否かを調べ、途切れていない
場合は相手のマイクロコンピュータ12(又は11)の
動作が正常であるとして他処理に移る。
る暴走監視用のプログラムのフローチャートである。ま
ず、マイクロコンピュータ11(又は12)は第2図(
イ)の左側部分に示す如きパルス信号を出力ポートll
a (又は12a)から規則正しく出力する。一方入
力ボートllb (又は12b)に入力されて来るパ
ルス信号が途切れているか否かを調べ、途切れていない
場合は相手のマイクロコンピュータ12(又は11)の
動作が正常であるとして他処理に移る。
これに対してマイクロコンピュータ12からのパルスが
途切れた場合はそれまでハイレベルとしておいた出力ポ
ート11bからの出力信号、つまりリセット信号をロー
レベルにし〔第2図(ロ)〕、相手のマイクロコンピュ
ータ12をリセットして初期状態に復帰させる。これに
よってマイクロコンピュータ12は初期状態に復帰し、
再び正常な動作を開始すると共にパルス信号を正常に発
し始めることになり、その暴走は防止される。
途切れた場合はそれまでハイレベルとしておいた出力ポ
ート11bからの出力信号、つまりリセット信号をロー
レベルにし〔第2図(ロ)〕、相手のマイクロコンピュ
ータ12をリセットして初期状態に復帰させる。これに
よってマイクロコンピュータ12は初期状態に復帰し、
再び正常な動作を開始すると共にパルス信号を正常に発
し始めることになり、その暴走は防止される。
初期リセット回路16の動作について説明すると、初期
電源投入時には抵抗163.164とコンデンサ165
との積分回路の存在によりコンデンサ165の非接地側
端子がローレベルからハイレベルに転じることによって
マイクロコンピュータ11をリセットする。これによっ
てマイクロコンピュータ11が起動すると、次にマイク
ロコンピュータ12にリセットをかけて両マイクロコン
ピュータの動作が開始することになる。
電源投入時には抵抗163.164とコンデンサ165
との積分回路の存在によりコンデンサ165の非接地側
端子がローレベルからハイレベルに転じることによって
マイクロコンピュータ11をリセットする。これによっ
てマイクロコンピュータ11が起動すると、次にマイク
ロコンピュータ12にリセットをかけて両マイクロコン
ピュータの動作が開始することになる。
而して正常時にはマイクロコンピュータ12の出力ポー
ト12bはローレベルにあるが、マイクロコンピュータ
11からのパルス信号が途切れた場合は出力ポート12
bをハイレベルとする。そうするとトランジスタ162
はオフからオンに転じ、これによってコンデンサ165
を放電させる。これによりマイクロコンピュータ11の
リセット端子Rは第2図(ハ)に示すようにハイレベル
からローレベルに転じる。出力ポート12bは所定時間
後にローレベルに復帰するが、これによってトランジス
タ162がオフし、再びコンデンサ165が充電されて
マイクロコンピュータ11のリセット端子Rをハイレベ
ルにする。これによりマイクロコンピュータ11がリセ
ットされ初期状態に復する。
ト12bはローレベルにあるが、マイクロコンピュータ
11からのパルス信号が途切れた場合は出力ポート12
bをハイレベルとする。そうするとトランジスタ162
はオフからオンに転じ、これによってコンデンサ165
を放電させる。これによりマイクロコンピュータ11の
リセット端子Rは第2図(ハ)に示すようにハイレベル
からローレベルに転じる。出力ポート12bは所定時間
後にローレベルに復帰するが、これによってトランジス
タ162がオフし、再びコンデンサ165が充電されて
マイクロコンピュータ11のリセット端子Rをハイレベ
ルにする。これによりマイクロコンピュータ11がリセ
ットされ初期状態に復する。
第4図はマイクロコンピュータ3台の場合について本発
明を適用した場合の結線図である。マイクロコンピュー
タ21(又は22.23 )はその出力ポート21a(
又は22a、23a )からパルス信号を発して、これ
をマイクロコンピュータ22(又は23.21 )の入
力ポート22c(又は23c、21c )に与え、リセ
ット信号を出力ポート21b(又は22b、23b )
からマイクロコンピュータ23(又は21.22 )の
リセット端子Rに与えるべく接続しである。出力ポート
22bとマイクロコンピュータ21のリセット端子Rと
の間には初期リセット回路26が介装されている。
明を適用した場合の結線図である。マイクロコンピュー
タ21(又は22.23 )はその出力ポート21a(
又は22a、23a )からパルス信号を発して、これ
をマイクロコンピュータ22(又は23.21 )の入
力ポート22c(又は23c、21c )に与え、リセ
ット信号を出力ポート21b(又は22b、23b )
からマイクロコンピュータ23(又は21.22 )の
リセット端子Rに与えるべく接続しである。出力ポート
22bとマイクロコンピュータ21のリセット端子Rと
の間には初期リセット回路26が介装されている。
これらの動作はマイクロコンピュータ数が2である場合
と同様であるので、説明を省略する。
と同様であるので、説明を省略する。
なお本発明はマイクロコンピュータが4以上の場合も通
用可能である。また前述の実施例では正常に動作してい
ることを表す信号を定周期のパルス信号としたが、複数
ビットの、しかも内容が刻々変化する信号として、より
信頼性の高いものとすることも可能である。即ち、単な
る反復パルスではマイクロコンピュータの暴走時におい
ても偶然に同信号が発せられ正常と誤判断されることが
あるが、複数ビットの変化信号とする場合は暴走時にお
ける偶然の一致の可能性は著しく低下するからである。
用可能である。また前述の実施例では正常に動作してい
ることを表す信号を定周期のパルス信号としたが、複数
ビットの、しかも内容が刻々変化する信号として、より
信頼性の高いものとすることも可能である。即ち、単な
る反復パルスではマイクロコンピュータの暴走時におい
ても偶然に同信号が発せられ正常と誤判断されることが
あるが、複数ビットの変化信号とする場合は暴走時にお
ける偶然の一致の可能性は著しく低下するからである。
以上の如き本発明による場合はマイクロコンピュータの
暴走を未然に防止することができシステムの信頼性を高
め得ることは勿論、被制御系に危険な事態を招来するこ
とがないなど本発明は優れた効果を奏する。
暴走を未然に防止することができシステムの信頼性を高
め得ることは勿論、被制御系に危険な事態を招来するこ
とがないなど本発明は優れた効果を奏する。
第1図は本発明の実施例を示すブロック図、第2図はそ
の動作説明のためのタイムチャート、第3図は暴走監視
用のプログラムのフローチャート、第4図は他の実施例
を示すブロック図である。
の動作説明のためのタイムチャート、第3図は暴走監視
用のプログラムのフローチャート、第4図は他の実施例
を示すブロック図である。
Claims (1)
- 1、複数のマイクロコンピュータを備え、各マイクロコ
ンピュータは、そのリセット端子が他のマイクロコンピ
ュータからリセット信号を受けるべく接続されており、
各マイクロコンピュータは前記他のマイクロコンピュー
タに対し、所定信号を発し、前記他のマイクロコンピュ
ータは該所定信号を監視し、その異常を検出した場合に
前記リセット信号を発すべく構成したことを特徴とする
マイクロコンピュータシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60024046A JPS61183746A (ja) | 1985-02-08 | 1985-02-08 | マイクロコンピユ−タシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60024046A JPS61183746A (ja) | 1985-02-08 | 1985-02-08 | マイクロコンピユ−タシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61183746A true JPS61183746A (ja) | 1986-08-16 |
Family
ID=12127534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60024046A Pending JPS61183746A (ja) | 1985-02-08 | 1985-02-08 | マイクロコンピユ−タシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61183746A (ja) |
-
1985
- 1985-02-08 JP JP60024046A patent/JPS61183746A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4531198A (en) | Operation mode monitor for microcomputer | |
US4488303A (en) | Fail-safe circuit for a microcomputer based system | |
US5638510A (en) | Multiplexed system with watch dog timers | |
JP2593915B2 (ja) | ダブルマイコンシステム暴走防止回路 | |
JPS61183746A (ja) | マイクロコンピユ−タシステム | |
JPS57130131A (en) | Multiple computer device | |
JP2563965B2 (ja) | エレベータの制御装置 | |
JPS622685Y2 (ja) | ||
JPS63224446A (ja) | 通信システム | |
JPH0426914Y2 (ja) | ||
KR100438534B1 (ko) | 팬 고장 검출장치 | |
JPH0273451A (ja) | 制御装置 | |
JPH04291634A (ja) | マイコンの故障検知回路 | |
JP2774595B2 (ja) | Cpuシステムの動作監視装置 | |
JPH02281343A (ja) | Cpu動作の監視方式 | |
JPS6212536B2 (ja) | ||
JPH0219867Y2 (ja) | ||
JPH03142632A (ja) | 初期値決定装置 | |
KR100236229B1 (ko) | 필드 프로그램어블 게이트 어레이 로딩 제어장치 | |
JP2749994B2 (ja) | 数値制御装置 | |
JPS6362776B2 (ja) | ||
JP2744113B2 (ja) | 計算機システム | |
JPS59153222A (ja) | 信号制御方式 | |
JPH0667937A (ja) | Cpu監視回路 | |
JPS6213153Y2 (ja) |