JP2542355Y2 - 動作監視装置 - Google Patents
動作監視装置Info
- Publication number
- JP2542355Y2 JP2542355Y2 JP1991059671U JP5967191U JP2542355Y2 JP 2542355 Y2 JP2542355 Y2 JP 2542355Y2 JP 1991059671 U JP1991059671 U JP 1991059671U JP 5967191 U JP5967191 U JP 5967191U JP 2542355 Y2 JP2542355 Y2 JP 2542355Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- cpu
- backup
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
- Safety Devices In Control Systems (AREA)
Description
【０００１】
【産業上の利用分野】本考案は動作監視装置に関し、特
に、マイクロコンピュータが異常動作をした場合に適正
な処理を実行することができる動作監視装置に関する。
に、マイクロコンピュータが異常動作をした場合に適正
な処理を実行することができる動作監視装置に関する。
【０００２】
【従来の技術】コンピュータ（以下、ＣＰＵという）を
使ったコントロール装置においては、ＣＰＵの異常発生
時に、これを認識して適正な処理を行う監視装置が設け
られていることが多い。特開昭５９−１４６３５４号公
報に記載されている装置はその一例である。この装置で
は、ウォッチドッグタイマ（以下、ＷＤＴという）を用
いてＣＰＵの異常を検出するようにしている。
使ったコントロール装置においては、ＣＰＵの異常発生
時に、これを認識して適正な処理を行う監視装置が設け
られていることが多い。特開昭５９−１４６３５４号公
報に記載されている装置はその一例である。この装置で
は、ウォッチドッグタイマ（以下、ＷＤＴという）を用
いてＣＰＵの異常を検出するようにしている。
【０００３】ＷＤＴを有するＣＰＵを使ったコントロー
ル装置の一例を、図２を参照して説明する。同図におい
て、コントロール装置１１の入力側にはセンサや、キー
ボードなどの入力機器（共に図示しない）が接続され
る。これらセンサや入力機器から供給される指示信号は
ＣＰＵ１ａに入力される。ＣＰＵ１ａはこの指示信号に
従って予定の処理を行い、出力駆動回路３に指令を発す
る。出力駆動回路３は指令に基づいてソレノイドやモー
タ等のアクチュエータ（図示せず）に駆動信号を送出す
る。
ル装置の一例を、図２を参照して説明する。同図におい
て、コントロール装置１１の入力側にはセンサや、キー
ボードなどの入力機器（共に図示しない）が接続され
る。これらセンサや入力機器から供給される指示信号は
ＣＰＵ１ａに入力される。ＣＰＵ１ａはこの指示信号に
従って予定の処理を行い、出力駆動回路３に指令を発す
る。出力駆動回路３は指令に基づいてソレノイドやモー
タ等のアクチュエータ（図示せず）に駆動信号を送出す
る。
【０００４】ＣＰＵ１ａが正常に動作しているときは、
予定時間以内に、ＣＰＵ１ａからＷＤＴ４にクロックパ
ルスＣＬＫが出力される。このクロックパルスＣＬＫは
周期的に出力され、このクロックパルスＣＬＫによって
ＷＤＴ４のタイマ値がクリアされる。すなわち、ＷＤＴ
のタイムアップまでにタイマ値はクリアされるので、Ｃ
ＰＵ１ａが正常に動作しているときは、ＷＤＴ４からリ
セット信号ｓ１が出力されない。
予定時間以内に、ＣＰＵ１ａからＷＤＴ４にクロックパ
ルスＣＬＫが出力される。このクロックパルスＣＬＫは
周期的に出力され、このクロックパルスＣＬＫによって
ＷＤＴ４のタイマ値がクリアされる。すなわち、ＷＤＴ
のタイムアップまでにタイマ値はクリアされるので、Ｃ
ＰＵ１ａが正常に動作しているときは、ＷＤＴ４からリ
セット信号ｓ１が出力されない。
【０００５】これに対し、ＣＰＵ１ａが正常に動作しな
くなるとクロックパルスＣＬＫが出力されなくなるの
で、ＷＤＴ４は子定の時間を経過するとタイムアップ
し、リセット信号ｓ１が出力される。ＣＰＵ１ａはリセ
ット信号ｓ１に応答して例えば出力端子をハイインピー
ダンス状態に固定し、プログラムに従って行われている
処理を停止する。ＣＰＵ１ａの出力端子がハイインピー
ダンス状態のとき、出力駆動回路３はアクチュエータの
使用状態に応じて、アクチュエータの動作を継続させる
とか、動作を停止させるとかのフェールセーフの考えに
基づく適正な処理のための指令を送出する。
くなるとクロックパルスＣＬＫが出力されなくなるの
で、ＷＤＴ４は子定の時間を経過するとタイムアップ
し、リセット信号ｓ１が出力される。ＣＰＵ１ａはリセ
ット信号ｓ１に応答して例えば出力端子をハイインピー
ダンス状態に固定し、プログラムに従って行われている
処理を停止する。ＣＰＵ１ａの出力端子がハイインピー
ダンス状態のとき、出力駆動回路３はアクチュエータの
使用状態に応じて、アクチュエータの動作を継続させる
とか、動作を停止させるとかのフェールセーフの考えに
基づく適正な処理のための指令を送出する。
【０００６】ところが、図２に示したコントロール装置
では、ＣＰＵ１ａが停止するとＷＤＴ４に対する周期的
なクロックパルスＣＬＫの出力も停止される。すなわ
ち、ＣＰＵ１ａはリセット状態のままになる。そうする
と、ＣＰＵ１ａの異常が外部ノイズのような一時的なも
のであっても、再び正常な動作状態に戻ることができな
くなるという問題点がある。
では、ＣＰＵ１ａが停止するとＷＤＴ４に対する周期的
なクロックパルスＣＬＫの出力も停止される。すなわ
ち、ＣＰＵ１ａはリセット状態のままになる。そうする
と、ＣＰＵ１ａの異常が外部ノイズのような一時的なも
のであっても、再び正常な動作状態に戻ることができな
くなるという問題点がある。
【０００７】上記の問題点に対し、図３に示すような構
成が考えられる。同図において、図２と同符号は同一ま
たは同等部分を示す。図３に示したコントロール装置１
１では、メインＣＰＵ６ａと、バックアップＣＰＵ７ａ
とを備えている。出力駆動回路は、第１出力駆動回路８
および第２出力駆動回路９の二つに分けられている。そ
して、メインＣＰＵ６ａの出力信号の一部は出力禁止回
路２ａを介して第１出力駆動回路８に入力され、出力信
号の残りは出力切替回路１０を介して第２出力駆動回路
９に入力される。
成が考えられる。同図において、図２と同符号は同一ま
たは同等部分を示す。図３に示したコントロール装置１
１では、メインＣＰＵ６ａと、バックアップＣＰＵ７ａ
とを備えている。出力駆動回路は、第１出力駆動回路８
および第２出力駆動回路９の二つに分けられている。そ
して、メインＣＰＵ６ａの出力信号の一部は出力禁止回
路２ａを介して第１出力駆動回路８に入力され、出力信
号の残りは出力切替回路１０を介して第２出力駆動回路
９に入力される。
【０００８】ここで、メインＣＰＵ６ａが正常動作をし
なくなったとき、ＷＤＴ４からの出力信号ｓ３によって
出力禁止回路２ａを動作させ、メインＣＰＵ６ａの出力
信号の一部について、これを第１出力駆動回路８へ供給
するのを停止させると共に、この第１出力駆動回路８へ
の入力を予定の値に固定する。
なくなったとき、ＷＤＴ４からの出力信号ｓ３によって
出力禁止回路２ａを動作させ、メインＣＰＵ６ａの出力
信号の一部について、これを第１出力駆動回路８へ供給
するのを停止させると共に、この第１出力駆動回路８へ
の入力を予定の値に固定する。
【０００９】ＷＤＴ４の出力信号ｓ３は出力切替回路１
０にも供給され、この出力切替回路１０の切替えによ
り、メインＣＰＵ６ａの残りの出力信号の代わりにバッ
クアップＣＰＵ７ａの出力信号が第２出力駆動回路９に
供給される。したがって、第２出力駆動回路９に接続さ
れるアクチュエータは、メインＣＰＵ６ａの動作が異常
となった場合でも、バックアップＣＰＵ７ａにより継続
して制御される。
０にも供給され、この出力切替回路１０の切替えによ
り、メインＣＰＵ６ａの残りの出力信号の代わりにバッ
クアップＣＰＵ７ａの出力信号が第２出力駆動回路９に
供給される。したがって、第２出力駆動回路９に接続さ
れるアクチュエータは、メインＣＰＵ６ａの動作が異常
となった場合でも、バックアップＣＰＵ７ａにより継続
して制御される。
【００１０】
【考案が解決しようとする課題】上記従来の測定装置に
は、次のような問題点があった。図３のコントロール装
置１１では、ＣＰＵ６ａおよび７ａならびに出力禁止回
路２ａおよび出力切替回路１０の動作制御や回路構成が
複雑になるほか、基板上での回路実装面積も大きくなる
という問題点がある。
は、次のような問題点があった。図３のコントロール装
置１１では、ＣＰＵ６ａおよび７ａならびに出力禁止回
路２ａおよび出力切替回路１０の動作制御や回路構成が
複雑になるほか、基板上での回路実装面積も大きくなる
という問題点がある。
【００１１】本考案の目的は、前記問題点を解決し、出
力切替回路を削除するなどによる回路構成の簡素化を図
ることができる動作監視装置を提供することにある。
力切替回路を削除するなどによる回路構成の簡素化を図
ることができる動作監視装置を提供することにある。
【００１２】
【課題を解決するための手段】前記の問題点を解決する
ために、本考案は、メインＣＰＵと共通の半導体チップ
に組込まれたメイン出力禁止回路と、バックアップＣＰ
Ｕと共通の半導体チップに組込まれたバックアップ出力
禁止回路と、前記メインＣＰＵの一部の出力信号に基づ
いて被制御機器に動作指令を発する第１出力駆動回路
と、前記メインＣＰＵの残りの出力信号および前記バッ
クアップＣＰＵの出力信号の一方に基づいて被制御機器
に動作指令を発する第２出力駆動回路と、メインＣＰＵ
が正常に動作していないことを検出してその検出信号を
前記メイン出力禁止回路に出力し、かつ前記検出信号の
反転信号を前記バックアップ出力禁止回路に出力するＷ
ＤＴとを具備し、前記メイン出力禁止回路は、このメイ
ン出力禁止回路につながる前記半導体チップの少なくと
も一つの入力端子に前記ＷＤＴの出力信号および外部か
らのリセット信号の少なくとも一方が供給されたとき、
メインＣＰＵからの信号供給を停止させ、かつ前記第１
出力駆動回路に対して予定の安全動作指示信号を出力す
るように構成され、前記バックアップ出力禁止回路は、
このバックアップ出力禁止回路につながる前記半導体チ
ップの少なくとも一つの入力端子に前記ＷＤＴの出力信
号および外部からのリセット信号の少なくとも一方が供
給されたとき、バックアップＣＰＵからの信号供給の停
止を解除させるように構成した点に特徴がある。
ために、本考案は、メインＣＰＵと共通の半導体チップ
に組込まれたメイン出力禁止回路と、バックアップＣＰ
Ｕと共通の半導体チップに組込まれたバックアップ出力
禁止回路と、前記メインＣＰＵの一部の出力信号に基づ
いて被制御機器に動作指令を発する第１出力駆動回路
と、前記メインＣＰＵの残りの出力信号および前記バッ
クアップＣＰＵの出力信号の一方に基づいて被制御機器
に動作指令を発する第２出力駆動回路と、メインＣＰＵ
が正常に動作していないことを検出してその検出信号を
前記メイン出力禁止回路に出力し、かつ前記検出信号の
反転信号を前記バックアップ出力禁止回路に出力するＷ
ＤＴとを具備し、前記メイン出力禁止回路は、このメイ
ン出力禁止回路につながる前記半導体チップの少なくと
も一つの入力端子に前記ＷＤＴの出力信号および外部か
らのリセット信号の少なくとも一方が供給されたとき、
メインＣＰＵからの信号供給を停止させ、かつ前記第１
出力駆動回路に対して予定の安全動作指示信号を出力す
るように構成され、前記バックアップ出力禁止回路は、
このバックアップ出力禁止回路につながる前記半導体チ
ップの少なくとも一つの入力端子に前記ＷＤＴの出力信
号および外部からのリセット信号の少なくとも一方が供
給されたとき、バックアップＣＰＵからの信号供給の停
止を解除させるように構成した点に特徴がある。
【００１３】
【作用】上記の特徴を有する本考案では、ＣＰＵが正常
動作をしなくなった場合、メインＣＰＵと同一のチップ
上に組込まれた出力禁止回路にＷＤＴから出力される信
号が供給され、バックアップＣＰＵと同一のチップ上に
組込まれた出力禁止回路には前記ＷＤＴから出力される
信号が反転して供給される。したがって、メインＣＰＵ
側の出力禁止回路は予定の安全動作指示信号を第１出力
駆動回路に出力し、これによって出力駆動回路に接続さ
れる機器は安全側に動作される。一方、バックアップＣ
ＰＵ側の出力禁止回路はバックアップＣＰＵの出力禁止
を解除し、メインＣＰＵの一部の出力信号を第２出力駆
動回路に出力する。
動作をしなくなった場合、メインＣＰＵと同一のチップ
上に組込まれた出力禁止回路にＷＤＴから出力される信
号が供給され、バックアップＣＰＵと同一のチップ上に
組込まれた出力禁止回路には前記ＷＤＴから出力される
信号が反転して供給される。したがって、メインＣＰＵ
側の出力禁止回路は予定の安全動作指示信号を第１出力
駆動回路に出力し、これによって出力駆動回路に接続さ
れる機器は安全側に動作される。一方、バックアップＣ
ＰＵ側の出力禁止回路はバックアップＣＰＵの出力禁止
を解除し、メインＣＰＵの一部の出力信号を第２出力駆
動回路に出力する。
【００１４】
【実施例】以下に図面を参照して、本考案を詳細に説明
する。図１は本考案の一実施例を示すコントロール装置
のブロック図であり、図３と同符号は同一または同等部
分を示す。図１において、コントロール装置１１にはメ
インＣＰＵ６およびバックアップＣＰＵ７が搭載されて
いる。該コントロール装置１１に対する入力信号は、メ
インＣＰＵ６およびバックアップＣＰＵ７に入力され
る。そしてメインＣＰＵ６の出力信号の一部は第１出力
駆動回路８に入力され、残りは第２出力駆動回路９に入
力される。一方、バックアップＣＰＵ７の出力信号は第
２出力駆動回路９に入力される。
する。図１は本考案の一実施例を示すコントロール装置
のブロック図であり、図３と同符号は同一または同等部
分を示す。図１において、コントロール装置１１にはメ
インＣＰＵ６およびバックアップＣＰＵ７が搭載されて
いる。該コントロール装置１１に対する入力信号は、メ
インＣＰＵ６およびバックアップＣＰＵ７に入力され
る。そしてメインＣＰＵ６の出力信号の一部は第１出力
駆動回路８に入力され、残りは第２出力駆動回路９に入
力される。一方、バックアップＣＰＵ７の出力信号は第
２出力駆動回路９に入力される。
【００１５】メインＣＰＵ６およびバックアップＣＰＵ
７には、それぞれ出力禁止回路２ａ，２ｂが内蔵され、
それぞれ一つの半導体チップを形成している。メインＣ
ＰＵ６には、該ＣＰＵの動作を監視するＷＤＴ４が設け
られている。ＷＤＴ４の出力信号は二つに分かれ、その
一方はメインＣＰＵ６の出力禁止回路２ａに入力され、
他方はインバータ１２で反転された信号となってバック
アップＣＰＵ７の出力禁止回路２ｂに入力される。
７には、それぞれ出力禁止回路２ａ，２ｂが内蔵され、
それぞれ一つの半導体チップを形成している。メインＣ
ＰＵ６には、該ＣＰＵの動作を監視するＷＤＴ４が設け
られている。ＷＤＴ４の出力信号は二つに分かれ、その
一方はメインＣＰＵ６の出力禁止回路２ａに入力され、
他方はインバータ１２で反転された信号となってバック
アップＣＰＵ７の出力禁止回路２ｂに入力される。
【００１６】このような構成により、メインＣＰＵ６が
正常に動作していてＷＤＴ４からの出力信号がロー
（Ｌ）の場合は、バックアップＣＰＵ７の出力禁止回路
２ｂにはＷＤＴ４からハイ（Ｈ）の信号が供給され、出
力禁止回路２ｂの禁止機能が働いている。すなわち、バ
ックアップＣＰＵ７から第２駆動回路９に対する信号の
出力は禁止されている。したがって、第１および第２出
力駆動回路８，９は、メインＣＰＵ６から出力される信
号のみに基づいて、アクチュエータなどの被制御機器を
動作させるための指令を発する。
正常に動作していてＷＤＴ４からの出力信号がロー
（Ｌ）の場合は、バックアップＣＰＵ７の出力禁止回路
２ｂにはＷＤＴ４からハイ（Ｈ）の信号が供給され、出
力禁止回路２ｂの禁止機能が働いている。すなわち、バ
ックアップＣＰＵ７から第２駆動回路９に対する信号の
出力は禁止されている。したがって、第１および第２出
力駆動回路８，９は、メインＣＰＵ６から出力される信
号のみに基づいて、アクチュエータなどの被制御機器を
動作させるための指令を発する。
【００１７】これに対して、メインＣＰＵ６が正常に動
作しなくなった場合は、ＷＤＴ４からの出力信号がハイ
（Ｈ）に変化し、メインＣＰＵ６の出力禁止回路２ａが
作動する。その結果、メインＣＰＵ６から第１駆動回路
８および第２駆動回路９に対する信号の出力は禁止さ
れ、第１出力駆動回路８には異常時のための固定された
信号（安全動作指示信号）が供給される。このとき、イ
ンバータ１２を介してバックアップＣＰＵ７の出力禁止
回路２ｂに入力されている信号は反転されてロー（Ｌ）
になっている。したがって、バックアップＣＰＵ７の出
力信号が、出力禁止回路２ａで禁止されたメインＣＰＵ
６の出力信号の一部に代わって第２出力駆動回路９に供
給される。
作しなくなった場合は、ＷＤＴ４からの出力信号がハイ
（Ｈ）に変化し、メインＣＰＵ６の出力禁止回路２ａが
作動する。その結果、メインＣＰＵ６から第１駆動回路
８および第２駆動回路９に対する信号の出力は禁止さ
れ、第１出力駆動回路８には異常時のための固定された
信号（安全動作指示信号）が供給される。このとき、イ
ンバータ１２を介してバックアップＣＰＵ７の出力禁止
回路２ｂに入力されている信号は反転されてロー（Ｌ）
になっている。したがって、バックアップＣＰＵ７の出
力信号が、出力禁止回路２ａで禁止されたメインＣＰＵ
６の出力信号の一部に代わって第２出力駆動回路９に供
給される。
【００１８】なお、出力禁止回路２ａ，２ｂを動作させ
るための信号は、ＷＤＴ４の出力信号だけでなく、他の
コントロール装置など、外部から供給されるリセット信
号であってもよい。例えば、前記ＷＤＴ４の出力信号お
よび外部からのリセット信号の論理積をとり、その出力
信号をメインＣＰＵ６の出力禁止回路２ａおよび前記イ
ンバータ１２に入力するようにすればよい。また、ＷＤ
Ｔ４の出力信号および外部からのリセット信号の論理和
をとり、その出力信号をメインＣＰＵ６の出力禁止回路
２ａおよびインバータ１２に入力するようにしてもよ
い。要は、ＷＤＴ４の出力信号および外部からのリセッ
ト信号のいずれか一方のみで出力禁止回路２ａ，２ｂを
動作させるようにすればよい。
るための信号は、ＷＤＴ４の出力信号だけでなく、他の
コントロール装置など、外部から供給されるリセット信
号であってもよい。例えば、前記ＷＤＴ４の出力信号お
よび外部からのリセット信号の論理積をとり、その出力
信号をメインＣＰＵ６の出力禁止回路２ａおよび前記イ
ンバータ１２に入力するようにすればよい。また、ＷＤ
Ｔ４の出力信号および外部からのリセット信号の論理和
をとり、その出力信号をメインＣＰＵ６の出力禁止回路
２ａおよびインバータ１２に入力するようにしてもよ
い。要は、ＷＤＴ４の出力信号および外部からのリセッ
ト信号のいずれか一方のみで出力禁止回路２ａ，２ｂを
動作させるようにすればよい。
【００１９】
【考案の効果】以上の説明から明らかなように、本考案
によれば、ＣＰＵと出力禁止回路を同一の半導体チップ
に組み込んだので、基板上での回路実装面積を小さくで
きる。また、メインＣＰＵを搭載した半導体チップおよ
びバックアップＣＰＵを搭載した半導体チップには同一
の出力禁止回路をそれぞれ設ければよいので、出力禁止
回路と切替回路とを必要とする従来装置よれも動作制御
や回路構成が簡素になる。その結果、コントロール装置
の小形化、コスト低減を図ることができる。
によれば、ＣＰＵと出力禁止回路を同一の半導体チップ
に組み込んだので、基板上での回路実装面積を小さくで
きる。また、メインＣＰＵを搭載した半導体チップおよ
びバックアップＣＰＵを搭載した半導体チップには同一
の出力禁止回路をそれぞれ設ければよいので、出力禁止
回路と切替回路とを必要とする従来装置よれも動作制御
や回路構成が簡素になる。その結果、コントロール装置
の小形化、コスト低減を図ることができる。
【図１】 本考案の一実施例を示すコントロール装置の
ブロック図である。
ブロック図である。
【図２】 従来のコントロール装置を示すブロック図で
ある。
ある。
【図３】 従来のコントロール装置を示すブロック図で
ある。
ある。
１…ＣＰＵ、 ２，２ａ，２ｂ…出力禁止回路、 ３…
出力駆動回路、 ４…ウォッチドッグタイマ、 ６…メ
インＣＰＵ、 ７…バックアップＣＰＵ、 ８…第１出
力駆動回路、 ９…第２出力駆動回路
出力駆動回路、 ４…ウォッチドッグタイマ、 ６…メ
インＣＰＵ、 ７…バックアップＣＰＵ、 ８…第１出
力駆動回路、 ９…第２出力駆動回路
Claims (1)
- 【請求項１】 メインＣＰＵとバックアップＣＰＵを有
し、前記メインＣＰＵが正常に動作しないとき、その出
力信号の一部を前記バックアップＣＰＵの出力信号で代
用させるようにしたコントロール装置の動作監視装置に
おいて、 メインＣＰＵと共通の半導体チップに組込まれたメイン
出力禁止回路と、 バックアップＣＰＵと共通の半導体チップに組込まれた
バックアップ出力禁止回路と、 前記メインＣＰＵの一部の出力信号に基づいて被制御機
器に動作指令を発する第１出力駆動回路と、 前記メインＣＰＵの残りの出力信号および前記バックア
ップＣＰＵの出力信号の一方に基づいて被制御機器に動
作指令を発する第２出力駆動回路と、 メインＣＰＵが正常に動作していないことを検出してそ
の検出信号を前記メイン出力禁止回路に出力し、かつ前
記検出信号の反転信号を前記バックアップ出力禁止回路
に出力するウォッチドッグタイマとを具備し、 前記メイン出力禁止回路は、このメイン出力禁止回路に
つながる前記半導体チップの少なくとも一つの入力端子
に前記ウォッチドッグタイマの出力信号および外部から
のリセット信号の少なくとも一方が供給されたとき、メ
インＣＰＵからの信号供給を停止させ、かつ前記第１出
力駆動回路に対して予定の安全動作指示信号を出力する
ように構成され、 前記バックアップ出力禁止回路は、このバックアップ出
力禁止回路につながる前記半導体チップの少なくとも一
つの入力端子に前記ウォッチドッグタイマの出力信号お
よび外部からのリセット信号の少なくとも一方が供給さ
れたとき、バックアップＣＰＵからの信号供給停止を解
除させるように構成されたことを特徴とする動作監視装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991059671U JP2542355Y2 (ja) | 1991-07-04 | 1991-07-04 | 動作監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991059671U JP2542355Y2 (ja) | 1991-07-04 | 1991-07-04 | 動作監視装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH058649U JPH058649U (ja) | 1993-02-05 |
| JP2542355Y2 true JP2542355Y2 (ja) | 1997-07-23 |
Family
ID=13119887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991059671U Expired - Fee Related JP2542355Y2 (ja) | 1991-07-04 | 1991-07-04 | 動作監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2542355Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6580502B2 (ja) * | 2016-03-11 | 2019-09-25 | 日立オートモティブシステムズ株式会社 | 制御装置及び複数の演算処理装置における異常通知方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63238641A (ja) * | 1987-03-26 | 1988-10-04 | Nec Corp | マイクロプロセツサ障害簡易検出方式 |
| JPS6461830A (en) * | 1987-08-31 | 1989-03-08 | Aisin Seiki | Protecting device for automobile microcomputer |
-
1991
- 1991-07-04 JP JP1991059671U patent/JP2542355Y2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH058649U (ja) | 1993-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2696511B2 (ja) | パワーダウンモードからの復帰方式 | |
| JP2542355Y2 (ja) | 動作監視装置 | |
| JP2008518313A (ja) | 可変のクロックレートを伴うデータ処理システム | |
| JP2768693B2 (ja) | ２台のプロセッサを有するコンピュータシステムを監視する装置 | |
| JPH10105422A (ja) | 保護装置の制御回路 | |
| JP2998804B2 (ja) | マルチマイクロプロセッサシステム | |
| JPH03188515A (ja) | ソフト電源オフシステム | |
| JP2003016400A (ja) | 停電検知装置、及びその停電検知装置を備えたカードリーダ | |
| JPS62256162A (ja) | デユ−プレツクス計算機システムの切替制御装置 | |
| JPS60251443A (ja) | プログラマブルコントロ−ラのバツクアツプ装置 | |
| JPH06250864A (ja) | プログラマブルコントローラの誤出力防止方法 | |
| JPH08202573A (ja) | 二重化システムにおけるｒａｓ情報の保存方法 | |
| JPS5819096B2 (ja) | 計算機異常検出タイマ−回路 | |
| JPH02101540A (ja) | Ｃｐｕの暴走検知方式 | |
| JPH0991210A (ja) | マイクロコンピュータ及びモータ駆動装置 | |
| JPH06168151A (ja) | ２重化計算機システム | |
| JPH0651827A (ja) | プログラムコントローラの異常監視システム | |
| JPH11175363A (ja) | 二重化制御装置 | |
| JPH1020968A (ja) | 選択的ハードウェア・リセット回路 | |
| JPH01223521A (ja) | 大規模集積回路 | |
| JPS61180338A (ja) | 割込入力装置 | |
| KR20020065051A (ko) | 데이터 스트로브 신호를 이용한 이중화 보드 자동 절체 회로 | |
| JPH0536501U (ja) | 電子機器の制御装置 | |
| JPH01116739A (ja) | Ｃｐｕの監視装置 | |
| JPH0433156A (ja) | 電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |