KR20020065051A - 데이터 스트로브 신호를 이용한 이중화 보드 자동 절체 회로 - Google Patents

데이터 스트로브 신호를 이용한 이중화 보드 자동 절체 회로 Download PDF

Info

Publication number
KR20020065051A
KR20020065051A KR1020010005389A KR20010005389A KR20020065051A KR 20020065051 A KR20020065051 A KR 20020065051A KR 1020010005389 A KR1020010005389 A KR 1020010005389A KR 20010005389 A KR20010005389 A KR 20010005389A KR 20020065051 A KR20020065051 A KR 20020065051A
Authority
KR
South Korea
Prior art keywords
board
state
control means
signal
cpu
Prior art date
Application number
KR1020010005389A
Other languages
English (en)
Inventor
최우영
김영삼
Original Assignee
주식회사 휴니드 테크놀러지스
엘지전선 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 휴니드 테크놀러지스, 엘지전선 주식회사 filed Critical 주식회사 휴니드 테크놀러지스
Priority to KR1020010005389A priority Critical patent/KR20020065051A/ko
Publication of KR20020065051A publication Critical patent/KR20020065051A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1604—Error detection or correction of the data by redundancy in hardware where the fault affects the clock signals of a processing unit and the redundancy is at or within the level of clock signal generation hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
    • G06F11/2023—Failover techniques
    • G06F11/2033—Failover techniques switching over of hardware resources

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 데이터 스트로브 신호를 이용한 이중화 보드 자동 절체 회로에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 소프트웨어 프로그램 구동없이 하드웨어 상에서 CPU 칩의 출력 신호인 데이터 스트로브 신호를 사용하여 보드내의 CPU의 정상 유무를 판단함으로써, 보드의 이중화가 적용된 시스템에서 동작중인 보드내의 CPU칩 장애 발생시 대기중이던 보드가 이를 감지하여 자동 절체를 수행하기 위한 이중화 보드 자동 절체 회로를 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 이중화 보드 자동 절체 회로에 있어서, 일보드에 구비되되, 상기 일보드 내에 실장된 제어수단(CPU)의 출력 신호인 데이터 스트로브 신호에 따라, 상기 제어수단의 동작 상태를 감지하여 타보드로 알리는 신호 변환수단; 상기 일보드에 구비되되, 상기 제어수단의 동작 상태를 저장하며, 타보드 신호 변환수단으로부터 타보드 제어수단(CPU)의 고장여부를 감지하여 상기 타보드 제어수단의 고장시 상기 제어수단(CPU)으로 인터럽트를 발생하는 상태 제어수단; 및 상기 상태 제어수단으로 자신의 동작 상태를 알리며, 상기 상태 제어수단으로부터의 인터럽트 신호에 따라, 비정상 동작중인 상기 타보드를 절체하고 상기 타보드가 수행하던 작업을대행하는 상기 제어수단을 포함함.
4. 발명의 중요한 용도
본 발명은 이중화 보드 등에 이용됨.

Description

데이터 스트로브 신호를 이용한 이중화 보드 자동 절체 회로{Duplication board auto-alternation circuit using data strobe signal}
본 발명은 데이터 스트로브 신호를 이용한 이중화 보드 자동 절체 회로에 관한 것으로, 특히 보드의 이중화가 적용된 시스템에서 동작중인 보드(working 상태)내의 CPU(Central Processing Unit)칩 장애 발생시 대기(standby)중이던 보드가이를 감지하여 자동 절체를 수행하기 위한 이중화 보드 자동 절체 회로에 관한 것이다.
종래의 방법은 시스템 전체를 총괄하는 프로세서 보드와의 각 보드내의 CPU에 주기적으로 폴링(Polling)하는 소프트웨어 프로그램을 구동하여 서로 통신을 주고 받아 정상적으로 통신이 되는지에 따라서 보드내의 CPU의 정상 유무 상태를 판단하였다.
그러나, 이러한 종래의 방법은 시스템 전체를 총괄하는 소프트웨어 프로그램을 구동하여 일일이 통신을 주고 받으면서 CPU의 상태를 파악해야 하는 불편함이 따르는 문제점이 있었다.
본 발명은, 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로, 소프트웨어 프로그램 구동없이 하드웨어 상에서 CPU 칩의 출력 신호인 데이터 스트로브 신호를 사용하여 보드내의 CPU의 정상 유무를 판단함으로써, 보드의 이중화가 적용된 시스템에서 동작중인 보드내의 CPU칩 장애 발생시 대기중이던 보드가 이를 감지하여 자동 절체를 수행하기 위한 이중화 보드 자동 절체 회로를 제공하는데 그 목적이 있다.
도 1 은 본 발명에 따른 데이터 스트로브 신호를 이용한 이중화 보드 자동 절체 회로에 대한 일실시예 구성도.
도 2 는 본 발명에 따른 중앙처리부(CPU)의 동작 상태를 나타낸 예시도.
* 도면의 주요 부분에 대한 부호의 설명
11, 12 : 제1 및 제2 보드 111, 121 : 중앙처리부(CPU)
112, 122 : 신호변환부113, 123 : 상태제어부
상기 목적을 달성하기 위한 본 발명은, 이중화 보드 자동 절체 회로에 있어서, 일보드에 구비되되, 상기 일보드 내에 실장된 제어수단(CPU)의 출력 신호인 데이터 스트로브 신호에 따라, 상기 제어수단의 동작 상태를 감지하여 타보드로 알리는 신호 변환수단; 상기 일보드에 구비되되, 상기 제어수단의 동작 상태를 저장하며, 타보드 신호 변환수단으로부터 타보드 제어수단(CPU)의 고장여부를 감지하여 상기 타보드 제어수단의 고장시 상기 제어수단(CPU)으로 인터럽트를 발생하는 상태 제어수단; 및 상기 상태 제어수단으로 자신의 동작 상태를 알리며, 상기 상태 제어수단으로부터의 인터럽트 신호에 따라, 비정상 동작중인 상기 타보드를 절체하고 상기 타보드가 수행하던 작업을 대행하는 상기 제어수단을 포함하여 이루어진 것을 특징으로 한다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 1 은 본 발명에 따른 데이터 스트로브 신호를 이용한 이중화 보드 자동 절체 회로에 대한 일실시예 구성도이다.
도 1에 도시된 바와 같이, 본 발명에 따른 이중화 보드 자동 절체 회로는, 동작의 안정성을 위하여 이중화 보드에서 필요한 기능을 정상적으로 수행(이를 워킹(working)상태라 함)하기 위한 제1 보드(11)와, 워킹 동작중인 보드를 감시(이를 대기(standby)상태라 함)중 비정상 동작 수행시 이를 감지하여 제1 보드(11)가 수행하던 워킹 동작을 대신 수행(이를 절체라 함)하기 위한 제2 보드(12)를 구비한다.
여기서, 제1 및 제2 보드(11,12)는 각각, 중앙처리부(CPU)(111,121)로부터 데이터 스트로브 신호(data strobe signal)를 입력받아 현재 CPU의 동작 상태를 파악하여 정상 동작상태이면 최대 레벨(high level) 신호를 출력하고, 비정상 동작상태이면 최저 레벨(low level) 신호를 출력시켜 신호의 상태를 변환시키기 위한 신호 변환부(112,122)와, 이중화시 현재 보드의 상태가 동작 또는 대기인지에 대한 상태를 저장하는 것으로, 즉 제1 보드(11)내의 중앙처리부(111)의 상태가 정상 또는 비정상 동작인지에 대한 상태를 저장하고, 제1 보드(11)내의 중앙처리부(111)의 상태가 비정상 동작 상태일 경우 현재 보드내의 CPU로 인터럽트 신호를 발생시켜 상태를 제어하기 위한 상태제어부(123)와, 제2 보드(12)내의 중앙처리부(121)의 상태가 비정상 동작 상태일 경우 현재 보드내의 CPU로 인터럽트 신호를 발생시켜 상태를 제어하기 위한 상태제어부(113)를 포함한다.
상기와 같은 구조를 갖는 본 발명의 데이터 스트로브 신호를 이용한 이중화 보드 자동 절체 회로의 동작을 상세하게 설명하면 다음과 같다.
보드의 이중화 기능이란 한 시스템내에서 같은 기능을 수행하는 보드가 두장 장착되어서, 한 보드는 시스템에서 필요한 기능을 정상적으로 수행하고 나머지 한 보드는 워킹 동작중인 보드를 감시하다가 비정상 동작을 수행하면 이를 감지하여 동작 보드가 수행하던 작업을 대신 수행할 수 있음을 의미한다.
보드의 비정상 동작의 원인으로는 여러 가지가 있을 수 있지만, 본 발명에서는 CPU 칩의 불량 상태로 인하여 CPU 칩의 출력 핀인 데이터 스트로브 신호가 활성화되지 못하는 상태(즉, 비정상 동작 상태라 함)를 감지하여 이때에 절체를 수행하는 기능에 대하여 자세히 살펴보도록 한다.
먼저, 상태제어부(113,123)의 내부에는 현재 보드 상태가 워킹 상태인지 대기 상태인지를 알 수 있는 내부 레지스터와 상대방 CPU 칩의 상태가 비정상 또는 정상적인지를 알 수 있는 레지스터가 있고, 상대편 보드의 CPU 칩의 상태가 불량일 경우 이를 현재 보드의 CPU에 알려 주기 위해 인터럽트 신호를 이용하는데 이를 발생시키기 위한 기능이 있다.
그리고, 신호변환부(112,122)는 도 2에 도시된 바와 같이 CPU 칩의 출력핀인 데이터 스트로브 신호를 입력받아 현재 CPU의 동작 상태를 파악하여 정상 동작상태이면 최대 레벨 신호를 출력하고, 비정상 동작상태이면 최저 레벨 신호를 출력한다.
만약, 제1 보드(11)가 워킹 상태에 있고, 제2 보드(12)가 대기 상태에 있을때, 두 보드내의 CPU는 모두 정상 동작 중이라고 가정한다. CPU가 동작중이면 CPU 출력신호인 데이터 스트로브 신호는 DRAM(Dynamic Random Access Memory)과 기타 주변 칩들을 억세스(access)하기 위해 주기적으로 활성화된다. 데이터 스트로브 신호가 활성화 상태이면 신호변환부(112,122)에서는 최대 레벨 신호를 출력한다. 이 신호는 각각 상대편 보드의 상태제어부(113,123)의 내부 레지스터에 저장된다.
위의 상태에서, 만일 대기 상태인 제2 보드(12)의 CPU가 비정상 동작 상태가 되면 제2 보드(12)의 신호변환부(122)의 출력 신호가 최저 레벨 신호가 되고, 이 신호는 제1 보드(11)로 입력되어 제1 보드(11)가 제2 보드(12)의 CPU가 비정상 동작 상태임을 알 수 있게 된다. 그러나, 이때 이미 제1 보드(11)는 동작 상태이므로절체는 발생하지 않는다.
그러나, 만일 동작 상태인 제1 보드(11)의 CPU가 비정상 동작상태가 되면 제1 보드(11)의 신호변환부(112)의 출력 신호가 최고 레벨에서 최저가 되고, 이 신호는 제2 보드(12)로 입력되어 대기 상태인 제2 보드(12)가 제1 보드(11)의 CPU가 비정상 동작 상태임을 알 수 있게 된다. 그러면 제2 보드(12)의 상태제어부(123)는 CPU로 인터럽트를 발생시키고, 제2 보드(12)의 CPU에서 상태제어부(123)의 레지스터를 읽어서 워킹 동작 중이던 제1 보드(11)의 CPU가 비정상 동작 상태임을 확인하고 절체 작업을 수행하여 제2 보드(12)가 워킹 상태의 동작을 수행하도록 한다.
상기와 같은 동작은 제1 보드(11)가 대기상태, 제2 보드(12)가 워킹 상태인 경우에도 같은 방법으로 적용된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같은 본 발명은, CPU칩의 비정상 동작이 발생했을 경우, 시스템 전체를 총괄하는 프로세서 보드의 제어없이 이중화를 위한 두 보드간의 신호만으로도 자동 절체를 할 수 있는 효과가 있다.
또한, 본 발명은, CPU칩의 출력신호를 감시함으로써, 비정상 상태가 발생하였을 경우 감지가 빠르고, 이로 인하여 시스템 전체를 총괄하는 프로세서 보드와의 주기적인 폴링 방법을 사용하였을 경우보다 더욱 신속하게 절체할 수 있고, 프로세서 보드와 본 발명을 적용한 보드내의 CPU의 성능을 높일 수 있는 효과가 있다.

Claims (5)

  1. 이중화 보드 자동 절체 회로에 있어서,
    일보드에 구비되되, 상기 일보드 내에 실장된 제어수단(CPU)의 출력 신호인 데이터 스트로브 신호에 따라, 상기 제어수단의 동작 상태를 감지하여 타보드로 알리는 신호 변환수단;
    상기 일보드에 구비되되, 상기 제어수단의 동작 상태를 저장하며, 타보드 신호 변환수단으로부터 타보드 제어수단(CPU)의 고장여부를 감지하여 상기 타보드 제어수단의 고장시 상기 제어수단(CPU)으로 인터럽트를 발생하는 상태 제어수단; 및
    상기 상태 제어수단으로 자신의 동작 상태를 알리며, 상기 상태 제어수단으로부터의 인터럽트 신호에 따라, 비정상 동작중인 상기 타보드를 절체하고 상기 타보드가 수행하던 작업을 대행하는 상기 제어수단
    을 포함하는 데이터 스트로브 신호를 이용한 이중화 보드 자동 절체 회로.
  2. 제 1 항에 있어서,
    상기 신호 변환수단은,
    상기 제어수단(CPU)으로부터 데이터 스트로브 신호(data strobe signal)를 입력받아 상기 제어수단(CPU)의 동작 상태를 파악하여, 정상 동작상태이면 최대 레벨(high level) 신호를 출력하고 비정상 동작상태이면 최저 레벨(low level) 신호를 출력하여, 상기 제어수단(CPU)의 동작 상태를 타보드 상태 제어수단으로 알리는 것을 특징으로 하는 데이터 스트로브 신호를 이용한 이중화 보드 자동 절체 회로.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 상태 제어수단은,
    상기 제어수단의 상태가 정상 또는 비정상 동작 상태를 저장하고 있어, 상기 신호 변환수단으로부터 상기 타보드 제어수단의 고장 유무를 통보받아 상기 제어수단의 상태가 정상 동작 상태이고 상기 타보드 제어수단의 상태가 비정상 동작 상태일 경우 상기 제어수단으로 인터럽트 신호를 발생시켜 상태를 제어하는 것을 특징으로 하는 데이터 스트로브 신호를 이용한 이중화 보드 자동 절체 회로.
  4. 제 3 항에 있어서,
    상기 상태 제어수단은,
    상기 일보드의 동작 또는 대기 상태를 저장하는 제1 레지스터와 상기 타보드 제어수단의 정상 또는 비정상 상태를 저장하는 제2 레지스터를 구비하되, 상기 타보드의 상태가 불량일 경우 이를 상기 제어수단에 알려주기 위한 인터럽트 신호를 발생하는 것을 특징으로 하는데이터 스트로브 신호를 이용한 이중화 보드 자동 절체 회로.
  5. 제 4 항에 있어서,
    상기 제어수단은,
    보드 이중화시 절체를 수행할 때, 데이터 스트로브 신호를 이용하여 동작 상태 여부를 판단할 수 있는 신호를 생성하고, 생성된 신호를 상기 신호 변환수단을 통해 상기 타보드 상태 제어수단의 레지스터에 저장하도록 하여, 상기 타보드 상태 제어수단에서 상기 일보드 및 타보드의 상태가 동작 또는 대기 상태인지의 여부에 따라 이중화 보드의 자동 절체를 수행하도록 하는 것을 특징으로 하는 데이터 스트로브 신호를 이용한 이중화 보드 자동 절체 회로.
KR1020010005389A 2001-02-05 2001-02-05 데이터 스트로브 신호를 이용한 이중화 보드 자동 절체 회로 KR20020065051A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010005389A KR20020065051A (ko) 2001-02-05 2001-02-05 데이터 스트로브 신호를 이용한 이중화 보드 자동 절체 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010005389A KR20020065051A (ko) 2001-02-05 2001-02-05 데이터 스트로브 신호를 이용한 이중화 보드 자동 절체 회로

Publications (1)

Publication Number Publication Date
KR20020065051A true KR20020065051A (ko) 2002-08-13

Family

ID=27693283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010005389A KR20020065051A (ko) 2001-02-05 2001-02-05 데이터 스트로브 신호를 이용한 이중화 보드 자동 절체 회로

Country Status (1)

Country Link
KR (1) KR20020065051A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102220389B1 (ko) * 2019-11-28 2021-02-24 주식회사 한화 Fpga를 이용하여 실시간 동기화를 수행하는 장치 및 그 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102220389B1 (ko) * 2019-11-28 2021-02-24 주식회사 한화 Fpga를 이용하여 실시간 동기화를 수행하는 장치 및 그 방법

Similar Documents

Publication Publication Date Title
JP2019095893A (ja) 半導体装置
KR20020065051A (ko) 데이터 스트로브 신호를 이용한 이중화 보드 자동 절체 회로
KR100697988B1 (ko) 과도한 인터럽트로부터 시스템을 보호하는 장치 및 그 방법
JP2001060160A (ja) 制御装置のｃｐｕ二重化システム
US6606713B1 (en) Microcomputer including circuitry for detecting an unauthorized stoppage of the system clock signal
JP4479002B2 (ja) Ｃｐｕの省電力機能を有する機器のデバッグシステム及び方法
JP5336916B2 (ja) 半導体装置
JPH10207586A (ja) コンピュータの電源オフ制御方式
KR100194979B1 (ko) 이중화 프로세서 시스템의 동작모드 결정방법
KR100438534B1 (ko) 팬 고장 검출장치
KR100291138B1 (ko) 인터럽트손실방지장치
KR0155285B1 (ko) 멀티 프로세서 시스템의 오동작 제어장치
JP4983806B2 (ja) 二重化タイマを用いたシステム監視装置、および監視方法
JP2003106211A (ja) 自動車用内燃機関制御装置
JP2542355Y2 (ja) 動作監視装置
JP2020071492A (ja) 情報処理システム
JPH08202573A (ja) 二重化システムにおけるｒａｓ情報の保存方法
JPH04123145A (ja) マイクロコンピュータ
KR20020048502A (ko) 이중 스위치 보드 및 이중화 방법
KR100208281B1 (ko) 교환시스템에 있어서 하위프로세서
KR100232838B1 (ko) 컴퓨터모듈의 리셋 제어장치
JPS61169036A (ja) システム監視装置
JPH02151950A (ja) キャッシュメモリコントローラ
JPH0223446A (ja) アクセス異常終了応答方式
JPH07105038A (ja) 二重化システムの接続切替装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application