JPH07105038A - 二重化システムの接続切替装置 - Google Patents

二重化システムの接続切替装置

Info

Publication number
JPH07105038A
JPH07105038A JP5250644A JP25064493A JPH07105038A JP H07105038 A JPH07105038 A JP H07105038A JP 5250644 A JP5250644 A JP 5250644A JP 25064493 A JP25064493 A JP 25064493A JP H07105038 A JPH07105038 A JP H07105038A
Authority
JP
Japan
Prior art keywords
control unit
bus
connection
unit
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5250644A
Other languages
English (en)
Inventor
Yasuo Tanaka
康雄 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5250644A priority Critical patent/JPH07105038A/ja
Publication of JPH07105038A publication Critical patent/JPH07105038A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 この発明は、二重化システムの接続切替装置
に関し、二重化システムのよりスムーズな接続切替動作
と高信頼性を図ることを目的とする。 【構成】 制御ユニットを二系統有する二重化システム
の接続切替装置において、第1及び第2の制御ユニット
(10,11)からの断情報を検出する第1及び第2の
断情報検出手段(2,5)と、前記制御ユニットのバス
に接続されて情報の入出力制御を行う第1及び第2のバ
ス入出力手段(3,6)と、前記断情報からどちらの制
御ユニットを有効とするかを判定する判定手段7と、判
定手段7からの判定結果によって指示された側の制御ユ
ニットのバスに接続切替するバス入出力切替手段8とを
備え、前記判定手段7が、現在接続されている制御ユニ
ットからの断情報が検出されたことを通知された場合、
他方の制御ユニットへ接続を切替えることを示すバス切
替制御信号を前記バス入出力切替手段8へ送出すること
を特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、二重化システムの接
続切替装置に関し、特に、複数のI/Oユニットを制御
する二系統の制御ユニットを備えた二重化システムにお
いて、二系統の制御ユニットの接続切替のための判定を
行う接続切替装置に関する。
【0002】
【従来の技術】複数のI/Oユニットとこれらの動作を
制御する制御ユニットとから構成されるコンピュータシ
ステムにおいて、近年、コンピュータシステムの処理の
ノンストップ化の要求により、制御ユニットの故障時、
定期点検時又はボード交換により機能拡張等をする時に
も、処理を停止させずに継続させるために、各種の工夫
がされている。
【0003】たとえば、同じ制御ユニットを予め二系統
用意しておき、通常時は一方の制御ユニットを、制御す
る対象の複数のI/Oユニットに接続させて動作を行わ
せる二重化システムがある。このシステムでは、この一
方の制御ユニットがI/Oユニットの制御動作を行うた
めに、接続要求信号を送出して、その制御ユニットとI
/Oユニットとが接続されるような切替制御を行ってい
た。
【0004】図7に、この従来における二重化システム
の構成ブロック図を示す。ここで71A及び71Bは、
増設ユニット76の制御を行う制御ユニットであり、そ
の内部構成は、CPUユニット(77A,77B)やI
/Oユニット(78A,78B)等からなっており、A
系制御ユニット71AとB系制御ユニット71Bは同一
の構成を持つものである。
【0005】CPUユニット77Aは、一般にCPU、
RAM、ROM等のいわゆるマイクロプロセッサとその
周辺回路とROMに記憶された制御用ソフトウェアから
構成されるものであり、I/Oユニット78Aや増設ユ
ニット76とのデータの入出力は、データバスやアドレ
スバスを用いて行われる。増設ユニット76は、制御さ
れる対象である複数のI/Oユニット群79と接続すべ
き制御ユニットの切替制御を行う接続切替部75とから
構成される。
【0006】接続切替部75は、データバスやアドレス
バスを通るデジタル信号を受けるためのバッファ(72
A,72B)と、データ/アドレスバスBUSA又はB
USBのうちどちらか一方を、複数のI/Oユニット7
9がバス接続されるデータ/アドレスバスBUSCに接
続するバス入出力切替部74と、どちらの制御ユニット
を接続すべきかを判定する判定部73とから構成され
る。判定部73は、たとえばCPU、ROM、RAMか
らなる構成を持ち、ソフトウェア制御によってその判定
をする。
【0007】以下、図7を用いて従来の接続切替の動作
について述べる。制御ユニットの接続切替のための信号
として接続要求信号REQA及びREQBが用いられ、
この信号の先取り優先方式と呼ぶ方法により、どちらの
制御ユニットを接続すべきかを前記判定部73が判定し
ている。
【0008】接続要求信号(REQA,REQB)はA
系及びB系のCPU(77A,77B)から判定部73
へ送出される信号であるが、たとえばA系のCPU77
Aが、増設ユニット76の中のあるI/Oユニット79
に対して読出し又は書込みのようなアクセスを行うとき
に、接続要求信号REQAがCPU77Aから送出さ
れ、アクセス中はつねにREQAの送出状態を維持して
おく。REQAが停止されているときは、増設ユニット
に対してのアクセスは禁止状態にある。
【0009】判定部73では、先取り優先方式、すなわ
ち、先に接続要求信号を受け付けた側を優先し、バス入
出力切替部74に対し、優先された側の制御ユニットの
データ/アドレスバスを接続するようにバス切替制御信
号CHGを出力する。また、先取り優先方式では、一旦
接続された側の接続要求信号の送出が停止されない限
り、接続されていない側から接続要求信号が送出されて
も接続を切り替えないようにする。
【0010】すなわち、判定部73が、接続要求信号R
EQAを受信中であり、A系制御ユニット71Aが接続
されている状態で、接続要求信号REQBを受け取った
としても、B系制御ユニット71Bへ接続を切り替えな
い。また、接続要求信号REQAの受信が解除された状
態を検出後、接続要求信号REQBが受信されたとき
に、B系制御ユニット71Bが接続されるようにバス切
替制御信号CHGを出力する。
【0011】
【発明が解決しようとする課題】以上のように従来の二
重化システムでは、二系統の制御ユニットから送られて
くる接続要求信号を利用して接続すべき制御ユニットの
判定を行うが、次のような問題点を有していた。
【0012】1)増設ユニットに対してアクセスする必
要のある時、接続要求信号を送出し、アクセス中はずっ
と送出状態を維持し、アクセス終了時には送出を停止す
るというソフトシーケンスが、常に制御ユニット側に必
要である。 2)制御ユニットが故障し、接続側の制御ユニットの接
続要求信号がずっと送出状態となった時、他方の制御ユ
ニットが接続要求信号を送出しても切り替えることがで
きない。 3)判定部において、現在接続側の接続要求信号が解除
されたことを検出後に、他方の制御ユニットからの接続
要求信号を検出した時に接続を他方の制御ユニットに切
り替えるため、一旦両方の制御ユニットが増設ユニット
に接続されない状態が長時間発生するおそれがある。
【0013】この発明は、以上のような事情を考慮して
なされたものであり、二系統の制御ユニットからの接続
中断情報や異常状態等の情報を利用して、接続する制御
ユニットを判定することにより、二重化システムのより
スムーズな接続切替動作と高信頼性化を図ることを目的
とする。
【0014】
【課題を解決するための手段】図1に、この発明の第1
の基本構成ブロック図を示す。同図において、この発明
は、制御ユニット10,11を二系統有し、一時にはど
ちらか一方の制御ユニットのみが被制御ユニット12に
接続される二重化システムの接続切替装置において、第
1及び第2の制御ユニット10,11からの接続の中断
を要求する断情報を検出する第1及び第2の断情報検出
手段2,5と、第1及び第2の制御ユニット10,11
のバスに接続されて情報の入出力制御を行う第1及び第
2のバス入出力手段3,6と、前記第1又は第2の断情
報検出手段2,5によって検出された断情報からどちら
の制御ユニットを有効とするかを判定する判定手段7
と、判定手段7からの判定結果によって指示された側の
制御ユニットのバスを被制御ユニット12のバスに接続
するバス入出力切替手段8とを備え、前記判定手段7
が、現在被制御ユニット12に接続されている制御ユニ
ットからの断情報が検出されたことを第1又は第2の断
情報検出手段2又は5から通知された場合、前記判定手
段7が現在接続されていない他方の制御ユニットへ接続
を切替えることを示すバス切替制御信号を前記バス入出
力切替手段8へ送出することを特徴とする二重化システ
ムの接続切替装置提供するものである。
【0015】前記接続切替装置において、さらに第1の
制御ユニット10の異常状態を検出する第1の異常状態
検出手段1と、第2の制御ユニット11の異常状態を検
出する第2の異常状態検出手段4とを備え、現在接続さ
れている制御ユニットからの異常状態が検出された場合
に、判定手段7が現在接続されていない他方の制御ユニ
ットへ接続を切替えることを示す前記バス切替制御信号
を前記バス入出力切替手段8へ送出するようにすること
が好ましい。
【0016】図2に、この発明の第2の基本構成ブロッ
ク図を示す。同図において、この発明は、制御ユニット
10,11を二系統有し、一時にはどちらか一方の制御
ユニットのみが被制御ユニット12に接続される二重化
システムの接続切替装置において、第1及び第2の制御
ユニット10,11からの接続を要求する情報を検出す
る第1及び第2の接続要求検出手段13,15と、第1
及び第2の制御ユニット10,11からの読出しや書込
みのようなアクセス動作が終了したことを検出する第1
及び第2のアクセス終了検出手段14,16と、どちら
の制御ユニットを有効とするかを判定する判定手段7
と、所定の時間を計測する時間計測手段17と、判定手
段7からの判定結果によってどちらか一方の制御ユニッ
トのバスを選択し被制御ユニット12のバスに接続する
バス入出力切替手段8とを備え、前記判定手段7が、現
在被制御ユニット12に接続されていない制御ユニット
からの接続要求情報が検出されたことを第1又は第2の
接続要求検出手段13又は15から通知された場合、前
記判定手段7が時間計測手段17を起動させ、時間計測
手段17から所定の時間が経過したことが通知された
後、第1又は第2のアクセス終了検出手段14又は16
によって現在被制御ユニット12に接続された制御ユニ
ットのアクセス動作の終了が検出された場合に、前記判
定手段7が現在接続されていない他方の制御ユニットへ
接続を切替えることを示すバス切替制御信号を前記バス
入出力切替手段8へ送出することを特徴とする二重化シ
ステムの接続切替装置を提供するものである。
【0017】ここで、第1及び第2の異常状態検出手段
(1,4)、第1及び第2の断情報検出手段(2,
5)、第1及び第2の接続要求検出手段(13,1
5)、第1及び第2のアクセス終了検出手段(14,1
6)は、制御ユニット(10,11)から送信される信
号又はデータを一時保持できるバッファやレジスタ等か
ら構成されるものであり、ただ単に‘H’レベル又は
‘L’レベル値の信号を伝達する信号線であってもよ
い。
【0018】判定手段7は、AND回路又はOR回路等
の論理回路を用いて構成することもできるが、CPU,
RAM,ROM及び制御ソフトウェアから構成されるい
わゆるマイクロコンピュータ利用回路を用いることが好
ましい。
【0019】第1及び第2のバス入出力手段(3,6)
は、制御ユニット(10,11)のデータバス及びアド
レスバス等に直接接続される部分であり、ソケットやバ
スバッファ等から構成されるものである。バス入出力切
替手段8は、バス切替制御信号によって第1又は第2の
バス入出力手段(3,6)に接続されたバスのうちどち
らか一方を被制御ユニット12のバスと接続するための
切替回路であり、スイッチング回路や論理回路から構成
される。この発明の接続切替装置9は、以上のような各
手段から構成されるものである。
【0020】被制御ユニット12は、第1又は第2の制
御ユニット(10,11)によって制御される対象であ
るが、たとえば複数のI/Oユニットから構成され、接
続切替装置9とデータバス及びアドレスバスによって接
続されるものである。
【0021】第1及び第2の異常状態検出手段1,4に
よって検出される異常状態を示すものとしては、電源O
N又はOFFを示す電源状態や、通常時意味のある信号
が送出されていて何らかの異常時にハードウェア的に解
除される正論理信号を用いることが好ましい。
【0022】
【作用】この発明によれば、判定手段7が、現在被制御
ユニット12に接続されている制御ユニットからの断情
報が検出されたことを確認したとき、バス切替制御信号
を前記バス入出力切替手段8へ送出することによって、
バス入出力切替手段8が現在接続されていない他方の制
御ユニットに接続を切り替えるようにしているため、二
系統の制御ユニットのうち現在被制御ユニットに接続さ
れている制御ユニットからの断情報を検出しないかぎり
現在接続されている制御ユニットの接続を継続させるこ
とができ、二重化システムのよりスムーズな接続切替動
作をすることが可能となる。
【0023】また、異常状態検出手段1及び4を備え、
現在接続されている制御ユニットからの異常状態が検出
された場合に、他方の制御ユニットへ切り替えるように
しているため、現在接続されている制御ユニットが異常
時には必ず、他方への制御ユニットへ切り替わるように
することができ、また二重化システムのよりスムーズな
接続切替動作をすることが可能となり、二重化システム
の高信頼性を図ることができる。
【0024】また、接続要求検出手段13及び15とア
クセス終了検出手段14及び16と時間計測手段17と
を備えることにより、現在接続されていない他方の制御
ユニットから接続要求があった場合に、現在接続されて
いる制御ユニットのアクセスが終了した後に、他方の制
御ユニットへ接続を切り替えるため、接続された側のア
クセス途中で無条件に切り替えることがなく、二重化シ
ステムのよりスムーズな接続切替動作と高信頼性化を図
ることができる。
【0025】
【実施例】以下、図に示す実施例に基づいてこの発明を
詳述する。なお、これによってこの発明が限定されるも
のではない。図3に、第1実施例の構成ブロック図を示
す。ここで、二系統の制御ユニット31Aと31Bが、
接続切替装置9を介して増設ユニット36に接続される
ものとする。同図において、31AはA系の制御ユニッ
トであり、31BはB系の制御ユニットである。この二
系統の制御ユニットの構成は同一であり、CPUユニッ
ト(37A,37B)及び複数のI/Oユニット(38
A,38B)から構成され、各ユニットはデータバス及
びアドレスバス等によってバス接続されている。
【0026】36は増設ユニットであり、複数のI/O
ユニット39から構成される。32A及び32Bはレジ
スタであり、ここには、CPUユニット(37A,37
B)から接続の中断を示す断要求情報が書き込まれる。
33は判定部であり、レジスタに書込まれた情報、すな
わち断要求信号(CANA,CANB)を検出して、接
続切替のための判定をするものである。ここで、判定部
33は、論理回路を用いたハードウェアで構成すること
も可能であるが、通常CPU,ROM及びRAM等から
構成されるMPUを用いることが好ましい。
【0027】35A,35Bはバッファであり、制御ユ
ニット側のバスと接続切替装置9内部のデータ/アドレ
スバス(BUSA,BUSB)とのインタフェースを行
うものである。バス入出力切替部34は、判定部33か
ら送信されたバス切替制御信号CHGの指示に従って、
データ/アドレスバスBUSA又はBUSBのどちらか
一方と、外部の増設ユニット36に接続されたデータ/
アドレスバスBVSCとの接続切替を行うものであり、
たとえば、AND回路やフリップフロップ等の論理回路
で構成される。
【0028】次に、図3の第1実施例における制御ユニ
ットの切替制御の動作例を示す。まず、現在A系制御ユ
ニット31Aがバス入出力切替部34を介して増設ユニ
ット36に接続されているものとする。また、A系制御
ユニット31A又はB系制御ユニット31Bからは、断
要求信号CANA及びCANBは出力されていないもの
とする。このとき、A系制御ユニット31Aは、増設ユ
ニット36に属するI/Oユニット39に対し何らかの
アクセスを行っている。
【0029】以上のような状態で、現在増設ユニット3
6に接続されているA系制御ユニット31Aからレジス
タ32Aに対し、接続の中断を要求するデータたとえば
‘1’が書き込まれたとする。
【0030】判定部33は、レジスタ32A及び32B
から断要求信号が出力されるかどうかを監視しており、
レジスタ32Aに断要求が出されたことを検出すると、
バス接続をB系制御ユニット31Bに切替えるためのバ
ス切替制御信号CHGをバス入出力切替部34へ送出す
る。
【0031】この後、バス入出力切替部34はデータ/
アドレスバスBUSBを増設ユニット側のデータ/アド
レスバスBUSCに接続する。
【0032】このように、現在接続されているA系制御
ユニット31Aから出された、接続の中断要求を検出す
ることによって、接続されていない他方のB系制御ユニ
ット31Bへの接続切替をするため、従来行なっていた
接続要求信号による切替制御よりもソフトシーケンスが
簡略化でき、二重化システムのよりスムーズな接続切替
動作をすることができる。
【0033】図4に、第2実施例の構成ブロック図を示
す。同図におけるように、A系及びB系制御ユニット
(31A,31B)から異常信号(ALMA及びALM
B)が出力されるものとする。他の構成は第1実施例と
同様である。
【0034】第2実施例では、接続切替装置9におい
て、A系制御ユニット31A又はB系制御ユニット31
Bから異常信号(ALMA,ALMB)が入力された場
合、判定部33がこの異常信号を検出して接続切替の動
作が行われる。
【0035】異常信号ALMA及びALMBは、制御ユ
ニット内のCPUユニット(37A,37B)から送出
される信号であり、たとえば、制御ユニットのPOWE
RON/OFF情報や、異常が発生した時にハードウェ
ア的にON状態となる信号が用いられ、正常動作時に
‘H’レベルとなり、異常発生時に‘L’レベルとなる
信号を用いることが好ましい。
【0036】以下、第2実施例における切替制御の動作
例を示す。ここで、断要求信号(CANA,CANB)
としては、断要求を示す‘L’レベル、断要求でないこ
とを示す‘H’レベル信号が用いられ、異常信号(AL
MA,ALMB)としては、異常発生を示す‘L’レベ
ル、正常動作を示す‘H’レベル信号を用いるものとす
る。
【0037】まず、2つの制御ユニットとも電源が投入
され、正常動作状態に入った場合には、両制御ユニット
(31A,31B)から異常信号(ALMA,ALM
B)として、正常動作を示す‘H’レベルが与えられ
る。この状態で現在A系制御ユニット31Aが増設ユニ
ット36に接続されているとする。このとき、断要求信
号(CANA,CANB)としては、どちらも断要求で
ないことを示す‘H’レベルが与えられる。
【0038】次に、現在接続されたA系制御ユニット3
1Aから断要求データがレジスタ32Aに書き込まれた
とすると、断要求信号CANAとして接続中断を示す
‘L’レベル信号が判定部33に出される。
【0039】このとき、判定部33は、接続されていな
いB系ユニット31Bからの異常信号ALMBが正常状
態、すなわち‘H’レベルであるかどうかを確認し、
‘H’レベルであることが検出された場合には、B系ユ
ニット31Bへ切替えるためのバス切替制御信号CHG
をバス入出力切替部34へ送出する。
【0040】この後、バス入出力切替部34によってデ
ータ/アドレスバスBUSBが増設ユニット側のデー
タ.アドレスバスBUSCに接続される。なお、異常信
号ALMBが異常を示す‘L’レベルである場合には、
A系制御ユニット31Aの接続を継続させ、切替動作を
行わない。
【0041】また、現在接続されたA系制御ユニット3
1Aが電源切断や、何らかの故障発生又は定期メンテに
よって正常動作ができなくなったため、異常信号ALM
Aによって異常状態であること、すなわち‘L’レベル
が通知された場合には、断要求信号CANAによって断
要求が出されていなくても、判定部33は、B系ユニッ
ト31Bへ切り替えるためのバス切替制御信号CHGを
バス入出力切替部34へ送出し、データ/アドレスバス
BUSBをデータ/アドレスバスBUSCに接続させ
る。
【0042】このように、現在接続されているA系制御
ユニット31Aが異常状態となったことが検出される
と、A系制御ユニットが断要求を出しているかいないか
にかかわらず、接続されていない他方のB系制御ユニッ
ト31Bへ接続切替をするため、二重化システムのより
スムーズな接続切替動作と高信頼性化を図ることができ
る。
【0043】図5に、第3実施例の構成ブロック図を示
す。ここで、32A及び32Bは、A系及びB系の制御
ユニット31A,31Bからの接続要求データが書き込
まれるレジスタである。
【0044】レジスタ32A,32Bに接続要求状態で
あることを示すデータが書き込まれた場合、判定部33
へ接続要求信号(REQA,REQB)として‘H’レ
ベルが出力され、接続要求状態でない場合には、‘L’
レベルが出力されるものとする。
【0045】また、A系及びB系の制御ユニット31
A,31Bからのアクセス信号ACSAとACSBが、
CPUユニット37A又は37Bから出力され、判定部
33へ入力されるものとする。
【0046】アクセス信号(ACSA,ACSB)と
は、制御ユニット内のCPUユニット(37A,37
B)がバスに対して行うデータの書き込みや読み出しの
ようなアクセスを行っているときにはON状態(‘H’
レベル)となり、アクセスを行っていないときにはOF
F状態(‘L’レベル)となる信号である。
【0047】40はタイマーであり、判定部33を構成
するMPUに内蔵されていてもよいが、MPUによって
指定された時間を計測して、その所定時間が経過したこ
とを判定部33へ通知するものである。
【0048】以下、図6に示すタイムチャートを用い
て、第3実施例における切替制御の動作例を示す。現在
A系制御ユニット31Aが増設ユニット36に接続さ
れ、A系制御ユニット31Aから接続要求を示すデータ
がレジスタ32Aに書き込まれ、接続要求信号REQA
として接続要求状態すなわち‘H’レベルが出力されて
いるものとする。
【0049】このとき、B系制御ユニット31Bから接
続要求を示すデータがレジスタ32Bに書き込まれたと
すると、接続要求信号REQBとして‘H’レベル信号
が判定部33へ出される。
【0050】判定部33は、A系制御ユニット31Aが
接続要求中に、他方のB系制御ユニット31Bから接続
要求を検出したので、タイマー40に対して所定の時間
‘T’を与えて時間計測を起動させる。判定部33は、
タイマー40から所定時間‘T’が経過したことが通知
された(タイマーOFF)後、A系制御ユニット31A
からのアクセス信号ACSAがOFF状態となるかどう
かを監視する。
【0051】この後、図6に示したように、A系アクセ
ス信号ACSAがOFF状態、すなわち、A系制御ユニ
ット31Aのアクセスが停止されたことが確認された場
合、判定部33は、B系ユニット31Bへ切替えるため
のバス切替制御信号CHGをバス入出力切替部34へ送
出する。この後、バス入出力切替部34によってデータ
/アドレスバスBUSBが増設ユニット側のデータ/ア
ドレスバスBUSCに接続される。
【0052】このように、現在接続されていないB系制
御ユニット31Bから接続要求が出されたことが検出さ
れた場合、現在接続されているA系制御ユニット31A
のアクセスが終了した後にB系制御ユニット31Bへ接
続を切り替えるため、A系制御ユニット31Aのアクセ
ス途中で無条件に切り替えることがなく、二重化システ
ムのよりスムーズな接続切替動作と高信頼性化を図るこ
とができる。
【0053】
【発明の効果】この発明によれば、現在接続されている
制御ユニットからの断情報が検出された場合、現在接続
されている制御ユニットからの異常状態が検出された場
合、又は現在接続されていない制御ユニットからの接続
要求情報が検出されて一定時間経過後、現在接続されて
いる制御ユニットのアクセス動作の終了が検出された場
合に、現在接続されていない他方の制御ユニットに接続
を切り替えるので、二重化システムのよりスムーズな接
続切替動作と高信頼性化を図ることができる。
【図面の簡単な説明】
【図1】この発明の第1の基本構成ブロック図である。
【図2】この発明の第2の基本構成ブロック図である。
【図3】この発明の第1実施例の構成を示すブロック図
である。
【図4】この発明の第2実施例の構成を示すブロック図
である。
【図5】この発明の第3実施例の構成を示すブロック図
である。
【図6】この発明の第3実施例におけるタイムチャート
である。
【図7】従来の構成を示すブロック図である。
【符号の説明】
1 第1の異常状態検出手段 2 第1の断情報検出手段 3 第1のバス入出力手段 4 第2の異常状態検出手段 5 第2の断情報検出手段 6 第2のバス入出力手段 7 判定手段 8 バス入出力切替手段 9 接続切替装置 10 第1制御ユニット 11 第2制御ユニット 12 被制御ユニット 13 第1の接続要求検出手段 14 第1のアクセス終了検出手段 15 第2の接続要求検出手段 16 第2のアクセス終了検出手段 17 時間計測手段 31A A系制御ユニット 31B B系制御ユニット 32A,32B レジスタ 33 判定部 34 バス入出力切替部 35A,35B バッファ 36 増設ユニット 37A,37B CPU 38A,38B,39 I/O 40 タイマー

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 制御ユニット(10,11)を二系統有
    し、一時にはどちらか一方の制御ユニットのみが被制御
    ユニット(12)に接続される二重化システムの接続切
    替装置において、 第1及び第2の制御ユニット(10,11)からの接続
    の中断を要求する断情報を検出する第1及び第2の断情
    報検出手段(2,5)と、 第1及び第2の制御ユニット(10,11)のバスに接
    続されて情報の入出力制御を行う第1及び第2のバス入
    出力手段(3,6)と、 前記第1又は第2の断情報検出手段(2,5)によって
    検出された断情報からどちらの制御ユニットを有効とす
    るかを判定する判定手段(7)と、 判定手段(7)からの判定結果によって指示された側の
    制御ユニットのバスを被制御ユニット(12)のバスに
    接続するバス入出力切替手段(8)とを備え、前記判定
    手段(7)が、現在被制御ユニット(12)に接続され
    ている制御ユニットからの断情報が検出されたことを第
    1又は第2の断情報検出手段(2又は5)から通知され
    た場合、前記判定手段(7)が現在接続されていない他
    方の制御ユニットへ接続を切替えることを示すバス切替
    制御信号を前記バス入出力切替手段(8)へ送出するこ
    とを特徴とする二重化システムの接続切替装置。
  2. 【請求項2】 前記第1の制御ユニット(10)の異常
    状態を検出する第1の異常状態検出手段1と、 前記第2の制御ユニット(11)の異常状態を検出する
    第2の異常状態検出手段(4)とを備え、 現在接続されている制御ユニットからの異常状態が検出
    された場合に、判定手段(7)が前記バス切替制御信号
    を前記バス入出力切替手段(8)へ送出することを特徴
    とする請求項1記載の二重化システムの接続切替装置。
  3. 【請求項3】 制御ユニット(10,11)を二系統有
    し、一時にはどちらか一方の制御ユニットのみが被制御
    ユニット(12)に接続される二重化システムの接続切
    替装置において、 第1及び第2の制御ユニット(10,11)からの接続
    を要求する情報を検出する第1及び第2の接続要求検出
    手段(13,15)と、 第1及び第2の制御ユニット(10,11)からの読出
    しや書込みのようなアクセス動作が終了したことを検出
    する第1及び第2のアクセス終了検出手段(14,1
    6)と、 どちらの制御ユニットを有効とするかを判定する判定手
    段(7)と、 所定の時間を計測する時間計測手段(17)と、 判定手段(7)からの判定結果によってどちらか一方の
    制御ユニットのバスを選択し被制御ユニット(12)の
    バスに接続するバス入出力切替手段(8)とを備え、 前記判定手段(7)が、現在被制御ユニット(12)に
    接続されていない制御ユニットからの接続要求情報が検
    出されたことを第1又は第2の接続要求検出手段(13
    又は15)から通知された場合、前記判定手段(7)が
    時間計測手段(17)を起動させ、時間計測手段(1
    7)から所定の時間が経過したことが通知された後、第
    1又は第2のアクセス終了検出手段(14又は16)に
    よって現在被制御ユニット(12)に接続された制御ユ
    ニットのアクセス動作の終了が検出された場合に、前記
    判定手段(7)が現在接続されていない他方の制御ユニ
    ットへ接続を切替えることを示すバス切替制御信号を前
    記バス入出力切替手段(8)へ送出することを特徴とす
    る二重化システムの接続切替装置。
JP5250644A 1993-10-06 1993-10-06 二重化システムの接続切替装置 Pending JPH07105038A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5250644A JPH07105038A (ja) 1993-10-06 1993-10-06 二重化システムの接続切替装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5250644A JPH07105038A (ja) 1993-10-06 1993-10-06 二重化システムの接続切替装置

Publications (1)

Publication Number Publication Date
JPH07105038A true JPH07105038A (ja) 1995-04-21

Family

ID=17210931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5250644A Pending JPH07105038A (ja) 1993-10-06 1993-10-06 二重化システムの接続切替装置

Country Status (1)

Country Link
JP (1) JPH07105038A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010152831A (ja) * 2008-12-26 2010-07-08 Nec Corp サーバ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010152831A (ja) * 2008-12-26 2010-07-08 Nec Corp サーバ装置

Similar Documents

Publication Publication Date Title
JPS62227243A (ja) 伝送制御方式
JPH024932B2 (ja)
JPH07104826B2 (ja) 転送制御装置
JP2008084276A (ja) Plc装置
JPH07105038A (ja) 二重化システムの接続切替装置
US20060129714A1 (en) Method and apparatus for transferring data
US7137029B2 (en) Information processor
CN110928217A (zh) 一种应用于航空电热控制系统的cpu三余度表决电路
JPH07134601A (ja) 2重系のバスコントロ−ル方法
JP2706027B2 (ja) プログラマブルコントローラ
JPH06175868A (ja) 二重化計算機故障監視方法
JPH0220029B2 (ja)
KR100234687B1 (ko) 브리지 회로
KR970004888B1 (ko) 전전자 교환기의 이중화된 에스 시 에스 아이 어뎁터 동시 제어방법
JPH0744509A (ja) Cpu間通信方法
JPS60140438A (ja) 情報処理系の系切替制御方式
JPS61169036A (ja) システム監視装置
JPH09245008A (ja) 二重化データ一致化方法および二重化制御装置
JPH09152995A (ja) 計算機システム
JPH05241875A (ja) 冗長化cpuユニットの切り替え制御装置
JPH06223031A (ja) 転送制御装置
JPH0452983B2 (ja)
JPH0635736A (ja) 二重化処理装置
JPH07306840A (ja) コンピュータシステム
KR20000044392A (ko) 다수의 프로세서간 인터페이스 장치

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20001017