KR100232838B1 - 컴퓨터모듈의 리셋 제어장치 - Google Patents

컴퓨터모듈의 리셋 제어장치 Download PDF

Info

Publication number
KR100232838B1
KR100232838B1 KR1019960026248A KR19960026248A KR100232838B1 KR 100232838 B1 KR100232838 B1 KR 100232838B1 KR 1019960026248 A KR1019960026248 A KR 1019960026248A KR 19960026248 A KR19960026248 A KR 19960026248A KR 100232838 B1 KR100232838 B1 KR 100232838B1
Authority
KR
South Korea
Prior art keywords
module
control
signal
reset
system bus
Prior art date
Application number
KR1019960026248A
Other languages
English (en)
Other versions
KR980003964A (ko
Inventor
정태경
팽상기
Original Assignee
이해규
삼성중공업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이해규, 삼성중공업주식회사 filed Critical 이해규
Priority to KR1019960026248A priority Critical patent/KR100232838B1/ko
Publication of KR980003964A publication Critical patent/KR980003964A/ko
Application granted granted Critical
Publication of KR100232838B1 publication Critical patent/KR100232838B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means

Abstract

본 발명은 시스템버스에 연결된 컴퓨터 모듈을 개별적으로 리셋시킬 수 있도록 한 컴퓨터 모듈의 리셋 제어장치에 관한 것으로, 복수개의 일반모듈을 주기적으로 점검하고, 결함이 발생한 일반모듈만을 선별적으로 리셋시키므로써 불필요한 시스템중단을 방지하고, 불량한 일반모듈을 적기에 교환할 수 있는 효과가 있다.

Description

컴퓨터모듈의 리셋 제어장치
제1도는 본 발명에 따른 컴퓨터모듈의 연결상태를 나타내는 구성도.
제2도는 본 발명의 제어모듈이 타모듈을 리셋제어하는 것을 설명하기 위한 구성도.
* 도면의 주요부분에 대한 부호의 설명
10 : 제어모듈 11 : 일반모듈
11a : 인터럽트발생부 11b : 제어부
11c : 중앙처리장치 11d : 메모리부
본 발명은 컴퓨터모듈의 리셋 제어장치에 관한 것으로서, 특히 시스템 버스에 연결된 컴퓨터모듈을 개별적으로 리셋시킬 수 있도록 한 컴퓨터모듈의 리셋 제어장치에 관한 것이다.
일반적으로 시스템버스를 사용하는 컴퓨터시스템에서는 어느 특정한 모듈에 결함이 발생하면 각 모듈에 연결된 리셋신호선을 통해 소정 리셋신호를 인가한다. 리셋(reset)신호는 시스템버스를 사용하는 전체 모듈에 인가되어, 모듈(module) 모두를 일괄적으로 리셋시켜 시스템 전체를 껐다가 켜는 기능을 하게 된다. 그러므로, 시스템버스를 사용하는 모듈중 정상적으로 작동하고 있는 모듈에 대해서도 리셋되어지는 문제점이 있었다.
따라서, 컴퓨터시스템을 구성하는 모듈들에 리셋신호가 인가되면 전체 시스템이 중지되므로 시스템의 안정성을 약화시키고 시스템의 성능을 저하시키는 요인이 되었다. 뿐만 아니라, 불필요한 리셋동작에 의하여 항시 작동해야 하는 모듈에 대해서도 리셋이 행해져 시스템의 중단으로 경제적 손실이 발생하는 등의 문제점이 상존하여 왔다.
본 발명의 목적은 전술한 문제점들을 해결하기 위해 시스템 전체를 리셋시키지 않고, 모듈들에 대해 개별적으로 리셋을 시키기 위한 별도의 제어 모듈을 시스템버스에 연결하고, 이 제어모듈이 일반모듈의 결함여부를 주기적으로 점검하여 선별적으로 모듈을 리셋시킬 수 있도록 한 컴퓨터모듈의 리셋 제어장치를 제공함에 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 컴퓨터모듈의 리셋 제어장치는, 시스템버스에 연결된 모듈들을 제어하기 위한 장치에 있어서, 상기 시스템버스에 연결되며, 상기 모듈들에 주기적으로 제어신호를 인가하여 모듈들 각각에 대한 결함여부를 점검하고, 점검결과 결함이 발생된 모듈에 대하여 그 모듈과 사전 약정한 리셋신호를 인가하여 결함이 발생된 모듈만을 리셋시키는 제어모듈, 및 상기 제어모듈로부터 제어신호가 인가될 때마다 동작개시부터 일정하게 변화하는 상태값을 상기 시스템버스를 통해 상기 제어모듈로 출력하고, 상기 제어모듈로부터 자신과 약정한 리셋신호가 인가되는 지를 판단하여 인가되면 처리동작을 중단하여 리셋상태로 설정되는 모듈을 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.
제1도는 본 발명이 적용된 시스템버스를 사용하는 컴퓨터시스템을 보여준다. 제1도의 컴퓨터시스템은 시스템버스(system bus)에 복수개의 모듈(모듈1~모듈n)과 시스템 전체를 관장하는 하나의 제어모듈이 연결되며, 상호 통신할 수 있도록 구성된다. 모듈(모듈1~모듈n)에 대한 상세 구성은 제2도에 도시하였다.
제2도는 본 발명의 제어모듈이 타모듈을 리셋제어하는 것을 설명하기 위한 구성도이다. 도시한 바와 같이, 본 발명은 시스템 버스를 통해 제어신호와 리셋신호를 출력하여 시스템버스에 연결된 일반모듈(11)을 리셋제어하는 제어모듈(10)을 구비한다. 또한, 제어모듈(10)을 제외한 시스템버스에 연결되는 일반모듈들(모듈1~모듈n) 각각은 특정어드레스 위치에 동작상태를 나타내는 상태값을 저장하는 메모리부(11d), 제어모듈(10)에서 인가되는 리셋신호가 해당 모듈의 리셋인지를 판단하는 제어부(11b), 제어부(11b)의 판단결과와 시스템버스를 통해 인가되는 리셋신호에 따라 인터럽트신호를 발생하는 인터럽트발생부(11a), 및 해당 모듈의 전반적인 동작을 수행하면서 인터럽트발생부(11a)에 의해 인터럽트가 걸리면 해당 모듈을 리셋하여 재기동시키는 중앙처리장치(11c)를 구비한다. 여기서, 제어모듈(10)은 일반모듈들 각각에 대해 리셋신호를 사전 약정하고, 시스템버스내의 리셋신호선 대신 어드레스버스(address bus)선을 이용하여 인가한다. 제어모듈(10)은 시스템버스에 연결된 일반모듈(11)은 물론 도시를 생략한 다른 일반모듈에 대해서도 동일한 제어동작을 수행할 수 있으며, 대표적으로 일반모듈(11)에 대해 리셋시키는 동작을 일예로서 설명한다.
먼저, 제어모듈(10)과 시스템버스에 연결된 일반모듈(11)은 전원이 공급되는 즉시 소정 동작을 개시하게 된다. 제어모듈(10)은 주기적으로 시스템버스에 연결된 일반모듈(11)을 점검하기 위해 소정 제어신호를 출력한다. 일반모듈(11)은 전원이 공급되면 중앙처리장치(11c)의 제어에 의해 메모리부(11d)의 특정어드레스에 있는 상태값을 저장한다. 중앙처리장치(11c)는 전원공급이 개시됨과 동시에 일정간격마다 상태값을 증가시키는 동작을 수행하며, 메모리부(11d)는 증가된 상태값을 특정어드레스에 저장한다.
일반모듈(11)은 시스템버스를 통해 제어신호가 인가되면 상태값을 제어모듈(10)로 출력한다. 즉, 중앙처리장치(11c)는 제어신호가 인가되면 이에 응답하여 메모리부(11d)의 특정어드레스에 저장되어 있던 상태값을 독출하여 시스템버스를 통해 제어모듈(10)로 출력한다. 이 상태값은 정상적으로 동작이 행해지면 일정하게 증가하게 된다.
제어모듈(10)은 일반모듈(11)로부터 인가되는 상태값이 다른 일반모듈로부터 인가받은 상태값과 비교하여 정상여부를 판단하므로써 그 상태값을 출력한 일반모듈(11)에 결함이 발생하였는 지를 인지한다. 즉, 제어모듈(10)은 주기적으로 제어신호를 일반모듈(11)과 다른 일반모듈로 출력하고, 이에 응답하여 각 일반모듈로부터 인가되는 상태값들을 비교하여 결함이 발생된 일반모듈을 분별한다. 제어모듈(10)은 일정시간동안 상태값이 증가하지 않는 모듈에 대해 결함이 있다고 판단한다.
제어모듈(10)은 상태값들을 비교한 결과 일반모듈(11)에서 결함이 발생하였다고 판단한 경우에는 일반모듈(11)과 사전 약정된 리셋신호를 시스템 버스내의 어드레스 버스를 통해 출력한다. 이에 따라 일반모듈(11)은 이 리셋신호에 의하여 리셋상태로 설정되고, 전원오프와 같이 처리동작을 일시적으로 중단한 후 다시 기동하게 된다. 즉, 리셋신호가 일반모듈(11)에 인가되는 경우, 제어부(11b)는 인가된 리셋신호가 자신과 약정된 리셋신호이면 소정의 응답신호를 인터럽트발생부(11a)로 출력한다. 만약, 제어부(11b)는 인가된 리셋신호가 약정된 리셋이 아니면 응답하지 않는다. 인터럽트발생부(11a)는 리셋신호와 제어부(11b)의 응답신호가 함께 인가되면 소정의 인터럽트신호를 중앙처리장치(11c)로 출력한다. 중앙처리장치(11c)는 인터럽트 신호에 응답하여 진행중인 처리동작을 종료한 후 초기상태로 복귀하여 기동시킨다.
한편, 제어모듈(10)은 소정 일반모듈에서 결함이 발생하면 그 일반모듈을 리셋시키기 위한 리셋신호를 출력하는 동작과 아울러 결함발생의 횟수를 누계하는데, 그 누계치가 허용범위를 벗어나는 경우에는 그 일반모듈을 사용자가 교환할 수 있도록 그 누계정보를 저장해둔다. 사용자는 이 누계정보에 근거하여 불량한 일반모듈을 적기에 교환할 수 있다.
상술한 바와 같이, 본 발명에 따른 컴퓨터모듈의 리셋 제어장치는, 시스템버스에 연결된 복수개의 일반모듈에 대해 주기적으로 동작상태를 점검하고, 점검결과 결함이 발생한 일반모듈에 대해서는 선별적으로 리셋시킬 수 있어서 불필요하게 전체 시스템을 중단시켜야 하는 폐단을 근원적으로 방지할 수 있다. 또한, 결합이 발생되는 횟수를 누계하므로써 사용자가 불량한 일반모듈을 교환할 수 있어서 능률적으로 관리할 수 있는 효과가 있다.

Claims (3)

  1. 시스템버스에 연결된 모듈들을 제어하기 위한 장치에 있어서, 상기 시스템버스에 연결되며, 상기 모듈들에 주기적으로 제어신호를 인가하여 모듈들 각각에 대한 결함여부를 점검하고, 점검결과 결함이 발생된 모듈에 대하여 그 모듈과 사전 약정한 리셋신호를 인가하여 결함이 발생된 모듈만을 리셋시키는 제어모듈; 및 상기 제어모듈로부터 제어신호가 인가될 때마다 동작개시부터 일정하게 변화하는 상태값을 상기 시스템버스를 통해 상기 제어모듈로 출력하고, 상기 제어모듈로부터 자신과 약정한 리셋신호가 인가되는 지를 판단하여 인가되면 처리동작을 중단하여 리셋상태로 설정되는 모듈을 포함하는 컴퓨터모듈의 리셋 제어장치.
  2. 제1항에 있어서, 상기 모듈은 상기 시스템버스를 통해 상기 제어모듈로부터 인가되는 리셋신호가 자신의 모듈에 대응하는 리셋신호인지를 판단하며, 대응하는 리셋신호로 판단될 때 소정 응답 신호를 출력하는 제어부; 상기 리셋신호와 응답신호에 따라 인터럽트신호를 출력하는 인터럽트 발생부; 중앙처리장치의 제어하에 특정어드레스 위치에 동작상태를 나타내는 상태값을 저장하는 메모리부; 및 동작개시와 동시에 정상동작상태에서 일정간격마다 상기 상태값을 갱신하여 메모리부에 저장시키며, 상기 시스템버스를 통해 상기 제어모듈의 제어신호가 인가될 때마다 이에 응답하여 상기 메모리부의 특정어드레스 위치에 저장된 상태값을 독출하여 제어모듈로 출력하고, 상기 인터럽트신호에 응답하여 모듈의 처리동작을 중단시키고 초기상태로 복귀시키는 중앙처리장치를 구비함을 특징으로 하는 컴퓨터모듈의 리셋 제어장치.
  3. 제2항에 있어서, 상기 제어모듈은 모듈들 각각으로부터 인가되는 상태값들을 비교하여 일정시간동안 변화가 없는 상태값의 모듈을 결함 발생 모듈로 판단함을 특징으로 하는 컴퓨터모듈의 리셋 제어장치.
KR1019960026248A 1996-06-29 1996-06-29 컴퓨터모듈의 리셋 제어장치 KR100232838B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960026248A KR100232838B1 (ko) 1996-06-29 1996-06-29 컴퓨터모듈의 리셋 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960026248A KR100232838B1 (ko) 1996-06-29 1996-06-29 컴퓨터모듈의 리셋 제어장치

Publications (2)

Publication Number Publication Date
KR980003964A KR980003964A (ko) 1998-03-30
KR100232838B1 true KR100232838B1 (ko) 1999-12-01

Family

ID=19465005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960026248A KR100232838B1 (ko) 1996-06-29 1996-06-29 컴퓨터모듈의 리셋 제어장치

Country Status (1)

Country Link
KR (1) KR100232838B1 (ko)

Also Published As

Publication number Publication date
KR980003964A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
US20090013198A1 (en) Electronic apparatus with improved memory power management
US7408475B2 (en) Power supply monitoring device
JPH08161279A (ja) マルチプロセッサシステム
RU2388043C2 (ru) Операционная система смарт-карты и способ ее работы
US7676693B2 (en) Method and apparatus for monitoring power failure
JP2000215112A (ja) 電子機器及び低電圧検出方法
JPH1091289A (ja) メモリの初期化装置及び方法
KR100232838B1 (ko) 컴퓨터모듈의 리셋 제어장치
JPH06324914A (ja) コンピュータの暴走検出方法
JP2002543521A (ja) 自動的にモジュールをコンピュータシステムに再び組み込む方法および装置
US5533191A (en) Computer system comprising a plurality of terminal computers capable of backing up one another on occurrence of a fault
JP3231561B2 (ja) バックアップメモリ制御方式
JP2000305610A (ja) プログラマブル・コントローラの情報処理ユニット、および、そのデータ保持方法
JPH0895614A (ja) 制御装置
KR100194979B1 (ko) 이중화 프로세서 시스템의 동작모드 결정방법
JP4983806B2 (ja) 二重化タイマを用いたシステム監視装置、および監視方法
JP2511099B2 (ja) 電動機の制御装置
JPH08202573A (ja) 二重化システムにおけるras情報の保存方法
JP3087650B2 (ja) 自動復電方式
JPH02135589A (ja) Icカードシステム
JP2002210095A (ja) 電源断処理装置および電源断処理方法
JPH0887431A (ja) 中央処理装置の異常検出装置
JPH01170314A (ja) 停電検知方式
JP2000172575A (ja) メモリーバックアップシステム
JPH09297714A (ja) データバックアップ方法および装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110901

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee