KR100291138B1 - 인터럽트손실방지장치 - Google Patents

인터럽트손실방지장치 Download PDF

Info

Publication number
KR100291138B1
KR100291138B1 KR1019980013342A KR19980013342A KR100291138B1 KR 100291138 B1 KR100291138 B1 KR 100291138B1 KR 1019980013342 A KR1019980013342 A KR 1019980013342A KR 19980013342 A KR19980013342 A KR 19980013342A KR 100291138 B1 KR100291138 B1 KR 100291138B1
Authority
KR
South Korea
Prior art keywords
interrupt
unit
mode
counter
counting
Prior art date
Application number
KR1019980013342A
Other languages
English (en)
Other versions
KR19990080251A (ko
Inventor
박노희
Original Assignee
박종섭
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업주식회사 filed Critical 박종섭
Priority to KR1019980013342A priority Critical patent/KR100291138B1/ko
Publication of KR19990080251A publication Critical patent/KR19990080251A/ko
Application granted granted Critical
Publication of KR100291138B1 publication Critical patent/KR100291138B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766Error or fault reporting or storing
    • G06F11/0772Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 외부 인터럽트를 발생하는 인터럽트 발생 장치와 발생된 인터럽트를 중앙처리장치로 전달해주는 인터럽트 제어장치 사이에 인터럽트 손실 방지부를 구비하고, 인터럽트 손실 방지부의 동작 모드가 폴링모드일 경우에는 인터럽트 발생 장치에서 발생된 인터럽트를 카운팅만하고, 중앙처리장치에서 주기적으로 폴링(Polling)하여 인터럽트를 인지하도록 한다. 또한 인터럽트 손실 방지부의 동작 모드가 인터럽트 모드일 경우에는 발생된 인터럽트를 카운팅하고 발생된 인터럽트를 즉시 인터럽트 제어장치에 전달해주어, 실시간 적으로 발생된 인터럽트가 중앙처리장치에 전달되도록 한다. 이로써 인터럽트 제어 장치에 부하가 많이 부여된 경우나 발생된 인터럽트를 인지하지 못했을 경우 인터럽트의 손실을 방지하게 되어 시스템을 안정적으로 동작시키게 된다.

Description

인터럽트 손실 방지장치{Device for preventing interrupt from losing}
본 발명은 인터럽트 발생장치 및 인터럽트 제어장치를 사용하는 코드분할 다중접속(CDMA) 이동통신 시스템 및 기타 통신 시스템에서 인터럽트 손실 방지에 관한 것으로, 보다 상세하게는 인터럽트 발생장치와 인터럽트 제어장치 사이에 인터럽트 손실 방지부를 구비하고, 이 인터럽트 손실 방지부의 동작 모드(폴링 모드, 인터럽트 모드)에 따라 폴링시 인터럽트를 중앙처리장치에 전달해주거나 즉시 인터럽트를 중앙처리장치에 전달해주어, 인터럽트 손실로 시스템이 오동작하거나 장해가 발생하는 것을 미연에 방지하도록 한 인터럽트 손실 방지장치에 관한 것이다.
일반적으로, 인터럽트(Interrupt)는 처리하던 작업을 일시 중단하고, 다른 작업을 수행토록 하는 데 사용되는 신호로서, 중단의 계기가 되는 인터럽트에는 내부 인터럽트(internal interrupt)와 외부 인터럽트(external interrupt)가 있다.
내부 인터럽트는 소프트웨어 인터럽트(software interrupt)라고도 하며, 중앙처리장치 내부에서 발생되어 중앙처리장치 내부에서 처리되는 것으로서, 내부 명령어에 의해 발생된다. 즉, 프로그램 상에서 보통의 서브루틴(sub routine)과 같이 수행되며, 정의되어 있지 않은 명령어를 패치(fetch)했을 경우, 제로(zero) 나눗셈을 수행하려 할 경우 등 프로그램 상에서 발생된다.
그리고 외부 인터럽트는 하드웨어 인터럽트(hardware interrupt)라고도 하며, 수행중인 프로그램과는 상관없이 타이머(timer), 자판, 통신 등 주변기기로부터의 인터럽트 요구 신호로 발생된다.
본 발명은 중앙처리장치의 주변 기기로부터 발생된 외부 인터럽트를 처리하는 동작에 대해서만 고려한다.
또한 인터럽트는 인터럽트 발생시 즉각적으로(실시간 적으로) 인터럽트 요구에 대한 해당 처리동작을 수행해주어야 하는 인터럽트가 있고, 인터럽트가 발생되고 일정 시간이 경과된 후에 해당 처리동작을 수행해주어도 지장이 없는 인터럽트가 있다.
도 1은 외부 인터럽트를 발생시키는 인터럽트 발생 장치와 인터럽트 제어 장치의 일반적인 블록 구성도이다.
이에 도시된 바와 같이, 중앙처리장치의 처리 동작이 요구되면 외부 인터럽트를 감지하고 외부 인터럽트가 감지되면 외부 인터럽트를 발생시키는 인터럽트 발생부(1)와; 상기 인터럽트 발생부(1)에서 발생된 외부 인터럽트를 중앙처리장치가 인지할 수 있도록 상기 중앙처리장치에 전달해주는 인터럽트 제어부(2)로 구성된다.
이와 같이 구성되는 인터럽트 발생 장치와 인터럽트 제어 장치간의 동작을 설명하면, 먼저 인터럽트 발생부(1)에서 중앙처리장치의 처리 동작이 요구되면, 외부 인터럽트를 감시하게 되고, 감시 도중에 외부 인터럽트가 감시되면 외부 인터럽트를 발생하여 상기 인터럽트 제어부(2)로 출력한다.
그러면 인터럽트 제어부(2)는 전송 받은 인터럽트를 중앙처리장치가 인지할 수 있도록 상기 중앙처리장치로 전송한다.
이에 따라 중앙처리장치는 전송 받은 인터럽트를 인지하고 수행중인 동작을 중단하고 그에 해당되는 동작을 수행하게 된다.
그러나 이러한 일반적인 인터럽트 처리 시스템은, 인터럽트 제어부에 부하가많이 부여되거나 발생된 인터럽트를 인식하지 못했을 때 인터럽트를 중앙처리장치로 전송해주지 못하는 경우가 발생된다. 이에 따라 인터럽트가 중대한 오류를 일으키는 시스템에서는 인터럽트 손실로 시스템 성능 및 기능에 장애를 야기할 수 있는 문제점이 있었다.
이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로,
본 발명의 목적은 인터럽트 발생장치와 인터럽트 제어장치 사이에 인터럽트 손실 방지부를 구비하고, 이 인터럽트 손실 방지부의 동작 모드(폴링 모드, 인터럽트 모드)에 따라 폴링시 인터럽트를 중앙처리장치에 전달해주거나 즉시 인터럽트를 중앙처리장치에 전달해주어, 인터럽트 손실로 시스템이 오동작하거나 장해가 발생하는 것을 미연에 방지하도록 한 인터럽트 손실 방지 장치를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 "인터럽트 손실 방지 장치"는,
외부 인터럽트 발생을 감시하고, 인터럽트가 감지되면 외부 인터럽트를 발생하는 인터럽트 발생부, 상기 발생된 외부 인터럽트를 시스템 전체 동작을 제어하는 중앙처리장치로 전송해주는 인터럽트 제어부를 구비한 인터럽트 처리 장치에 있어서,
상기 인터럽트 발생부와 상기 인터럽트 제어부 사이에 개재되고, 상기 발생된 인터럽트 횟수를 카운팅하며, 상기 중앙처리장치에서 출력되는 인터럽트 처리 모드에 따라 인터럽트의 발생횟수를 비실시간적으로 상기 인터럽트 제어부에 제공해주거나 발생된 인터럽트를 최대 지연시켜 상기 인터럽트 제어부에 제공해주어 인터럽트의 손실을 방지하는 인터럽트 손실 방지부를 포함하여 구성된 것을 특징으로 한다.
도 1은 일반적인 인터럽트 제어부와 인터럽트 발생부의 블록 구성도이고,
도 2는 본 발명에 의한 인터럽트 손실 방지 장치의 블록 구성도이다.
<도면의 주요 부분에 대한 부호의 설명>
10 ..... 인터럽트 발생부
20 ..... 인터럽트 손실 방지부
21 ..... 카운터 모드 설정부
22 ..... 인터럽트 카운팅부
23 ..... 카운터 참조부
24 ..... 발생 횟수 비교부
25 ..... 인터럽트 출력부
30 ..... 인터럽트 제어부
이하, 상기와 같은 기술적 사상에 따른 본 발명에 의한 인터럽트 손실 방지 장치의 바람직한 실시 예를 첨부된 도면에 의거 상세히 설명하면 다음과 같다.
도 2는 본 발명에 의한 인터럽트 손실 방지 장치의 블록 구성도이다.
이에 도시된 바와 같이, 외부 인터럽트를 감시하고 인터럽트가 감시되면 외부 인터럽트를 발생하는 인터럽트 발생부(10)와; 상기 인터럽트 발생부(10)에서 발생된 인터럽트의 발생 횟수를 카운팅(counting)하고, 도면에는 도시하지 않았지만 실제적으로 존재하는 중앙처리장치에서 출력되는 인터럽트 처리 모드에 따라 비실시간적으로 상기 카운팅한 인터럽트의 발생 횟수를 출력하거나 발생된 인터럽트를 최대 지연시켜 인터럽트의 손실을 방지하는 인터럽트 손실 방지부(20)와; 상기 인터럽트 손실 방지부(20)에서 출력되는 인터럽트를 상기 중앙처리장치에 전송해주는 인터럽트 제어부(30)로 구성된다.
상기 인터럽트 손실 방지부(20)는, 상기 중앙처리장치의 제어에 따라 인터럽트 손실 방지부(20)의 동작 모드를 설정하는 카운터 모드 설정부(21)와, 상기 인터럽트 발생부(10)에서 발생되는 인터럽트를 카운팅하는 인터럽트 카운팅부(22)와, 발생된 인터럽트의 종류에 따라 중앙처리장치에서 설정하는 최대 지연 가능한 지연가능횟수를 설정하는 카운터 참조부(23)와, 상기 인터럽트 카운팅부(22)에서 출력되는 카운팅 횟수와 상기 카운터 참조부(23)에서 출력되는 지연가능횟수를 상기 카운터 모드 설정부(21)의 설정 모드에 따라 비교하고 그 결과에 따라 인터럽트를 출력하는 발생횟수 비교부(24)와, 상기 카운터 모드 설정부(21)에서 설정된 동작 모드에 따라 상기 발생횟수 비교부(24)에서 출력되는 인터럽트를 상기 인터럽트 제어부(30)로 출력하는 인터럽트 출력부(25)로 구성된다.
상기와 같이 구성된 본 발명에 의한 인터럽트 손실 방지 장치의 동작을 설명하면 다음과 같다.
먼저, 인터럽트 손실 방지부(20)내 카운터 모드 설정부(21)는 인터럽트 손실 방지부(20)의 동작 모드를 시스템내 중앙처리장치의 제어에 따라 설정하고, 이와 동시에 카운터 참조부(23)는 인터럽트가 발생된 후 그 발생된 인터럽트의 처리 동작을 최대로 지연할 수 있는 지연 가능 횟수를 설정한다.
예를 들어, 폴링 모드시에는 상기 중앙처리장치의 제어에 따라 발생된 인터럽트의 최대 지연 가능한 횟수를 5로 설정하고, 인터럽트 모드시에는 상기 중앙처리장치의 제어에 따라 발생된 인터럽트의 최대지연 가능한 횟수를 2로 설정한다.
물론, 발생되는 인터럽트의 종류에 따라 최대 지연 가능한 횟수를 차등적으로 설정할 수 있지만, 인터럽트의 종류가 많은 관계로 본 발명에서는 폴링 모드시 발생되는 인터럽트와 인터럽트 모드시 발생되는 인터럽트로만 한정하여 설명한다.
또한, 상기 최대 지연 가능한 횟수란 폴링 모드시 임의의 인터럽트가 발생하고, 그 발생되는 인터럽트가 계속 발생해도 설정된 회수 이내에서 지연되어 처리되어도 시스템의 오동작 또는 장애를 유발하지 않는 상태의 회수를 나타낸다.
여기서 카운터 모드 설정부(21)는 8비트(bit)의 레지스터로 구현되었는데, 이 레지스터의 비트맵(bit map)을 설명하면, 첫 번째 비트(bit 0)는 인터럽트 손실 방지부(20)의 동작 모드를 나타내는 비트로서, "1"은 폴링 모드(polling mode)이고, "0"은 인터럽트 모드(interrupt mode)이다. 그리고 세 번째 비트(bit 2)는 중앙처리장치가 인터럽트 손실 방지부(20)내 인터럽트 카운팅부(22)에서 인터럽트의 발생 횟수를 읽은 후 인터럽트 카운팅부(22)를 클리어(clear)시키는 모드를 나타내는 비트로서, "1"은 클리어 모드이고, "0"은 클리어를 시키지 않는 모드(non-clear mode)이다. 또한 여덟 번째 비트(bit 7)는 인터럽트 카운팅부(22)의 상태를 제어하는 비트로서, "1"은 카운터 클리어(counter clear)를 나타내고, "0"은 일반적인 동작 상태의 카운터(normal counter)를 나타낸다.
여기서 폴링 모드는 인터럽트가 발생된 후 실시간 처리가 아닌, 일정 시간이 지연된 후 동작을 수행해도 지장이 없는 인터럽트를 중앙처리장치에 인지시키기 위한 동작 모드이고, 인터럽트 모드는 인터럽트가 발생된 후 실시간적으로 즉각 그에 해당되는 동작을 수행해야 하는 인터럽트를 중앙처리장치에 인지시키기 위한 동작 모드이다.
먼저 중앙처리장치는 비실시간 인터럽트 처리를 위해서 인터럽트 발생부(10)내 카운터 모드 설정부(21)의 동작 모드를 폴링 모드(첫 번째 비트(bit 0)에 "1"을기록)로 제어하며, 이에 따라 카운터 모드 설정부(21)는 인터럽트 카운팅부(22), 인터럽트 출력부(25), 발생횟수 비교부(24)에 현재의 인터럽트 처리 모드가 폴링 모드임을 알려준다.
이후 인터럽트 발생부(10)에서 인터럽트가 발생되어 인터럽트 손실 방지부(20)내 인터럽트 카운팅부(22)로 전송되면, 인터럽트 카운팅부(22)는 전송된 인터럽트를 카운팅한다.
그리고 발생 횟수 비교부(24)는 상기 인터럽트 카운팅부(22)에서 얻어지는 인터럽트 카운트 횟수와 카운터 참조부(23)에서 얻어지는 최대 가능 지연한 횟수를 비교한다.
여기서 인터럽트 처리 모드가 폴링 모드일 경우에는, 중앙처리장치에서 미리 발생된 인터럽트를 최대로 지연시킬 수 있는 최대 가능 지연 횟수를 카운터 참조부(23)에 설정하게 된다. 따라서 발생횟수 비교부(24)는 인터럽트 카운팅부(22)에서 출력되는 인터럽트 카운팅값과 상기 카운터 참조부(23)에서 출력되는 최대 가능 지연 횟수를 비교하여, 상기 인터럽트 카운팅값이 최대 가능 지연 횟수보다 작으면 상기 인터럽트 출력부(25)에 인터럽트를 제공하지 않는다.
아울러 인터럽트 모드가 폴링 모드인 경우, 중앙처리장치는 인터럽트 손실 방지부(20)내 인터럽트 카운팅부(22)의 레지스터를 폴링(polling; 주기적으로 송신 요구가 있는지의 여부를 문의하여 송신 요구가 있으면, 데이터의 송신을 명령)하여 발생된 인터럽트를 인지하게 되고, 그에 대한 처리 동작을 수행한다.
이렇게 함으로써 인터럽트 제어부(30)가 과부하로 발생된 인터럽트를 인지하지 못하는 경우에도 중앙처리장치에서 인터럽트 손실 방지부(20)내 인터럽트 카운팅부(22)의 레지스터를 주기적으로 직접 접근(access)함으로써 발생되었던 인터럽트를 손실하지 않고 인지할 수 있다.
즉, 인터럽트 처리 모드가 폴링 모드일 경우, 인터럽트가 발생되면 실시간적으로 인터럽트를 처리하는 것이 아니고, 인터럽트를 일정 시간 지연시켜 처리하게 되는 것이다.
또한 중앙처리장치는 인터럽트 카운팅부(22)에서 카운팅된 인터럽트가 읽혀지면, 상기 카운터 모드 설정부(21)의 세 번째 비트(bit 2)에 "1"을 기록하여 클리어 모드를 설정함으로써, 인터럽트 카운팅부(22)가 자동적으로 클리어 되도록 한다.
한편, 인터럽트 발생부(10)에서 발생된 인터럽트에 대해 실시간적인 처리 동작이 요구되면, 중앙처리장치는 모드 설정부(21)내 첫 번째 비트에 "0"을 기록하여 인터럽트 모드를 설정한다.
물론, 인터럽트 모드가 설정된 경우 카운터 모드 설정부(21)는 인터럽트 카운팅부(22), 발생횟수 비교부(24), 인터럽트 출력부(25)에 현재의 인터럽트 처리 모드가 실시간 처리를 요하는 인터럽트 모드임을 알린다.
상기 인터럽트 모드로 설정된 상태에서, 인터럽트 발생부(10)로부터 인터럽트가 발생되면 인터럽트 손실 방지부(20)내 인터럽트 카운팅부(22)는 이를 카운팅하게 되고, 그 인터럽트 카운트 횟수를 상기 발생 횟수 비교부(24)로 출력한다.
이때 카운터 참조부(23)도 상기 중앙처리장치의 제어에 따라 실시간 인터럽트 처리시 발생된 인터럽트를 최대로 지연시킬 수 있는 최대 지연 가능 횟수를 상기 발생횟수 비교부(24)로 출력한다.
상기 발생횟수 비교부(24)는 카운팅되는 인터럽트 횟수와 최대 지연 가능 횟수를 비교하여 동일하면, 발생된 인터럽트를 인터럽트 출력부(25)로 출력한다.
여기서 실시간 인터럽트 처리시 최대 지연 가능 횟수는 상기 폴링 모드시 발생된 인터럽트에 대응하는 최대 지연 가능 횟수 보다 상대적으로 매우 작은 횟수이다.
상기 인터럽트 출력부(25)는 상기 발생횟수 비교부(24)로부터 전달되는 인터럽트를 상기 인터럽트 제어부(30)로 출력한다.
이에 따라 인터럽트 제어부(30)는 발생된 인터럽트를 중앙처리장치로 전송하게 된다. 이러한 동작은 발생된 인터럽트가 실시간 처리를 요하기 때문에 인터럽트가 발생되자마자 최대 지연 가능 시간만을 지연시킨 후 인터럽트 제어부(30)를 통해 중앙처리장치로 알리게 된다.
그리고 중앙처리장치가 발생된 인터럽트를 인지한 후에는 더 이상 인터럽트를 카운팅할 필요가 없게 되므로 인터럽트 카운팅부(22)를 클리어 시키게 되는데, 인터럽트 모드로 동작시에는 카운터 모드 설정부(21)에 설정된 클리어 모드는 아무런 영향을 주지 않으며, 카운터 모드 설정부(21)의 여덟 번째 비트(bit 7)에 카운터 클리어를 나타내는 "1"을 설정하여 클리어 시킨다.
이러한 동작으로 인터럽트 모드시에는 중앙처리장치에게 실시간적으로 발생된 인터럽트를 전송해주어, 인터럽트를 손실하지 않고 그에 대한 처리동작을 수행할 수 있도록 한다.
이상에서 살펴본 바와 같이, 본 발명에 의한 인터럽트 손실 방지 장치는, 인터럽트 발생장치와 인터럽트 제어 장치 사이에 구현된 인터럽트 손실 방지부를 통해 인터럽트의 발생횟수를 카운팅하고, 인터럽트 처리 모드에 따라 인터럽트를 중앙처리장치에 전송해주거나, 중앙처리장치에서 폴링(polling) 방식으로 인터럽트를 인식토록 함으로써, 인터럽트 제어 장치가 과부하로 인터럽트가 손실될 상황이 발생된 경우에도 인터럽트의 손실을 방지할 수 있는 이점이 있다.
또한 발생된 인터럽트의 손실을 방지할 수 있으므로, 시스템 동작의 안정성 향상을 도모해주는 효과도 있다.

Claims (2)

  1. 외부 인터럽트 발생을 감시하고, 인터럽트가 감지되면 외부 인터럽트를 발생하는 인터럽트 발생부, 상기 발생된 외부 인터럽트를 시스템 전체 동작을 제어하는 중앙처리장치로 전송해주는 인터럽트 제어부를 구비한 인터럽트 처리 장치에 있어서,
    상기 인터럽트 발생부와 상기 인터럽트 제어부 사이에 개재되고, 상기 발생된 인터럽트 횟수를 카운팅하며, 상기 중앙처리장치에서 출력되는 인터럽트 처리 모드에 따라 인터럽트의 발생횟수를 비실시간적으로 상기 인터럽트 제어부에 제공해주거나 발생된 인터럽트를 최대 지연시켜 상기 인터럽트 제어부에 제공해주어 인터럽트의 손실을 방지하는 인터럽트 손실 방지부를 포함하여 구성된 것을 특징으로 하는 인터럽트 손실 방지장치.
  2. 제1항에 있어서, 상기 인터럽트 손실 방지부는,
    상기 중앙처리장치의 제어에 따라 인터럽트 손실 방지부의 동작 모드(폴링 모드, 인터럽트 모드)를 설정하는 카운터 모드 설정부와, 상기 인터럽트 발생부에서 발생되는 인터럽트를 카운팅하는 인터럽트 카운팅부와, 상기 중앙처리장치의 제어에 따라 발생된 인터럽트를 최대로 지연시킬 수 있는 최대 지연 가능 횟수를 설정하는 카운터 참조부와, 상기 인터럽트 카운팅부에서 출력되는 카운팅 횟수와 상기 카운터 참조부에서 출력되는 최대 지연 가능 횟수를 비교하고, 상기 설정되는 모드에 따라 인터럽트 또는 비교값을 출력하는 발생횟수 비교부와, 상기 발생횟수 비교부의 출력신호에 따라 상기 인터럽트 제어부로 인터럽트를 출력하거나 인터럽트 카운팅값을 출력해주는 인터럽트 출력부로 구성된 것을 특징으로 하는 인터럽트 손실 방지장치.
KR1019980013342A 1998-04-14 1998-04-14 인터럽트손실방지장치 KR100291138B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980013342A KR100291138B1 (ko) 1998-04-14 1998-04-14 인터럽트손실방지장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980013342A KR100291138B1 (ko) 1998-04-14 1998-04-14 인터럽트손실방지장치

Publications (2)

Publication Number Publication Date
KR19990080251A KR19990080251A (ko) 1999-11-05
KR100291138B1 true KR100291138B1 (ko) 2001-07-12

Family

ID=37525978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980013342A KR100291138B1 (ko) 1998-04-14 1998-04-14 인터럽트손실방지장치

Country Status (1)

Country Link
KR (1) KR100291138B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100428799B1 (ko) * 2001-09-04 2004-04-28 엘지전자 주식회사 폴링방식에 의한 하드웨어 인터럽트 처리 방법
KR100697988B1 (ko) * 2005-08-11 2007-03-23 (주) 기산텔레콤 과도한 인터럽트로부터 시스템을 보호하는 장치 및 그 방법

Also Published As

Publication number Publication date
KR19990080251A (ko) 1999-11-05

Similar Documents

Publication Publication Date Title
EP0581479B1 (en) Interrupt enable circuits and method
CN114817110B (zh) 一种数据传输方法及装置
KR100291138B1 (ko) 인터럽트손실방지장치
US7886100B2 (en) Information processing apparatus and SMI processing method thereof
US7069367B2 (en) Method and apparatus for avoiding race condition with edge-triggered interrupts
EP1008049B1 (en) Arrangement and method for handling bus clock speed variations
KR0182709B1 (ko) 교환기에 있어서 프로세서간 통신방법
JP7120957B2 (ja) 半導体装置
US7114022B2 (en) Method for generating interrupt signal and media access controller utilizing the same
US6704800B1 (en) System and method for message loop detection and correction
KR100438534B1 (ko) 팬 고장 검출장치
JPH076113A (ja) 事象報告ワード処理機能を持つデータ処理システム
EP4336703A1 (en) Electronic device
JPS61226843A (ja) 割込み異常検出装置
JPH076049A (ja) 多重プロセッサにおける割込み同期化方式
JPH06250864A (ja) プログラマブルコントローラの誤出力防止方法
KR100223983B1 (ko) 충돌방지회로
JP2834062B2 (ja) 情報処理システム
KR100269348B1 (ko) 자동 리-스타트(re-start)회로를 구비한 무선 랜(lan) 시스템
KR0146912B1 (ko) 메모리 분산형 프로세서
JPH0293738A (ja) 割込み処理方式
JPH066263A (ja) 切替要求信号検出方式
JPH10161887A (ja) 割込み信号同期化方法及び割込み信号同期化装置
KR20020065051A (ko) 데이터 스트로브 신호를 이용한 이중화 보드 자동 절체 회로
JPS58221533A (ja) 遠方監視制御方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070306

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee