JPH01116739A - Ｃｐｕの監視装置 - Google Patents
Ｃｐｕの監視装置Info
- Publication number
- JPH01116739A JPH01116739A JP62273520A JP27352087A JPH01116739A JP H01116739 A JPH01116739 A JP H01116739A JP 62273520 A JP62273520 A JP 62273520A JP 27352087 A JP27352087 A JP 27352087A JP H01116739 A JPH01116739 A JP H01116739A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- order
- low
- mpu
- order cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012806 monitoring device Methods 0.000 claims description 5
- 230000005856 abnormality Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の要約
上位ＭＰＵと下位ＭＰＵが存在するシステムにおいて、
下位ＭＰＵ側のファームウェアの暴走に対処するため、
上位ＭＰＵ側だけでなく下位ＭＰＵ側にも上位ＭＰＵに
対する割込機能を持つウォッチドッグ・タイマを設ける
。このことにより上位および下位ＭＰＵの処理速度を落
とすことなく、下位ＭＰＵの暴走に対する安全性を高め
ることができる。
下位ＭＰＵ側のファームウェアの暴走に対処するため、
上位ＭＰＵ側だけでなく下位ＭＰＵ側にも上位ＭＰＵに
対する割込機能を持つウォッチドッグ・タイマを設ける
。このことにより上位および下位ＭＰＵの処理速度を落
とすことなく、下位ＭＰＵの暴走に対する安全性を高め
ることができる。
発明の背景
この発明は上位ＣＰＵとこれにより制御される下位ＣＰ
Ｕとから構成されるシステムにおけるＣＰＵの監視装置
に関する。
Ｕとから構成されるシステムにおけるＣＰＵの監視装置
に関する。
コンピュータを含むシステムにおいて、ホストＭＰＵ
（上位ＣＰＵ 、ＭＰＵはマイクロφプロセッシング・
ユニット）の処理能力向上やシスチームの拡張性の観点
から、各種通信ボート（例Ｒ８−２３２Ｃ，Ｒ８−４２
２等）、補助記憶装置（ハードディスク等）とのインタ
フェースなどのＩｌｏに対する処理を、ホストＭＰＵと
は別のＭＰＵ （下位ＭＰＵ）によって処理させること
が多くなってきている。
（上位ＣＰＵ 、ＭＰＵはマイクロφプロセッシング・
ユニット）の処理能力向上やシスチームの拡張性の観点
から、各種通信ボート（例Ｒ８−２３２Ｃ，Ｒ８−４２
２等）、補助記憶装置（ハードディスク等）とのインタ
フェースなどのＩｌｏに対する処理を、ホストＭＰＵと
は別のＭＰＵ （下位ＭＰＵ）によって処理させること
が多くなってきている。
一般にこのような下位ＭＰＵについ・ではＩｌｏやホス
トＭＰＵとのやりとりのためのプログラムが半導体メモ
リ（Ｐ−ＲＯＭ等）に記録されている。
トＭＰＵとのやりとりのためのプログラムが半導体メモ
リ（Ｐ−ＲＯＭ等）に記録されている。
近年このような下位ＭＰＵを持つシステムが急増してい
る。これは、より高速がっ高機能のシステムの構築が求
められているからである。
る。これは、より高速がっ高機能のシステムの構築が求
められているからである。
このように、システムの高速化、高機能化が求められる
一方ではそのシステムの高信頼性、安全性も要求されて
いる。これはシステム内におけるホスト側においても、
下位のＭＰＵを含むファームウェア側においても同じで
ある。
一方ではそのシステムの高信頼性、安全性も要求されて
いる。これはシステム内におけるホスト側においても、
下位のＭＰＵを含むファームウェア側においても同じで
ある。
システムの高信頼性、安全性の要求を満たすための構成
として第２図に示すようにホスト側にウォッチドッグφ
タイマを設けたものがある。上位ＭＰＵｌ０はウォッチ
ドッグφタイマ１１をその設定時間の範囲内でリセット
する。このリセット処理が継続している限りタイマ１１
からは出力は発生しない。ウォッチドッグ・タイマ１１
がリセットされないままその設定時間が経過するとタイ
マ１１がら出力が発生して上位Ｍ Ｐ Ｕ １０がリセ
ットされ。
として第２図に示すようにホスト側にウォッチドッグφ
タイマを設けたものがある。上位ＭＰＵｌ０はウォッチ
ドッグφタイマ１１をその設定時間の範囲内でリセット
する。このリセット処理が継続している限りタイマ１１
からは出力は発生しない。ウォッチドッグ・タイマ１１
がリセットされないままその設定時間が経過するとタイ
マ１１がら出力が発生して上位Ｍ Ｐ Ｕ １０がリセ
ットされ。
その暴走が防止される。下位Ｍ Ｐ Ｕ ２０はインタ
フェース１２を介して上位ＭＰＵＩＧと接続されている
。
フェース１２を介して上位ＭＰＵＩＧと接続されている
。
ところが第２図に示す構成では、下位のＭＰＵ２０が正
常動作しているかどうかは、上位Ｍ Ｐ Ｕｌｏからの
命令に対する下位ＭＰＵ２０の応答をみて上位ＭＰＵＩ
Ｇが判断しなければならなかった。これでは、下位ＭＰ
０２０の暴走を上位ＭＰＵｌ０が検知するのが遅くなる
。また、上位ＭＰＵｌ０が下位ＭＰＵ２０を常時監視し
ていたのでは、上位ＭＰＵ１Ｏの処理速度低下をもたら
すという問題がある。
常動作しているかどうかは、上位Ｍ Ｐ Ｕｌｏからの
命令に対する下位ＭＰＵ２０の応答をみて上位ＭＰＵＩ
Ｇが判断しなければならなかった。これでは、下位ＭＰ
０２０の暴走を上位ＭＰＵｌ０が検知するのが遅くなる
。また、上位ＭＰＵｌ０が下位ＭＰＵ２０を常時監視し
ていたのでは、上位ＭＰＵ１Ｏの処理速度低下をもたら
すという問題がある。
発明の概要
この発明は、上位ＣＰＵとこれにより制御される下位Ｃ
ＰＵとから構成されるシステムにおいて、下位ＣＰＵの
異常をすみやかに検知できるとともに上位ＣＰＵの負担
を軽減できる監視装置を提供することを目的とする。
ＰＵとから構成されるシステムにおいて、下位ＣＰＵの
異常をすみやかに検知できるとともに上位ＣＰＵの負担
を軽減できる監視装置を提供することを目的とする。
この発明による監視装置は、上位ＣＰＵとこれにより制
御される下位ＣＰＵとを含むシステムにおいて、下位Ｃ
ＰＵによってリセットされ、リセットされないまま一定
時間が経過したときに出力を発生して下位ＣＰＵの動作
を停止させるウォッチドッグ・タイマを備え、このウォ
ッチドッグ・タイマの発生出力はまた割込信号として上
位ＣＰＵに与えられ下位ＣＰＵの動作停止が通知される
構成となっていることを特徴とする。
御される下位ＣＰＵとを含むシステムにおいて、下位Ｃ
ＰＵによってリセットされ、リセットされないまま一定
時間が経過したときに出力を発生して下位ＣＰＵの動作
を停止させるウォッチドッグ・タイマを備え、このウォ
ッチドッグ・タイマの発生出力はまた割込信号として上
位ＣＰＵに与えられ下位ＣＰＵの動作停止が通知される
構成となっていることを特徴とする。
下位ＣＰＵがソフトバグその他の何らかのハードウェア
上の要因により暴走した場合、下位ＣＰＵ側のウォッチ
ドッグ・タイマにより下位ＣＰＵはリセットされ、動作
を停止する。同時に上位ＣＰＵに下位ＣＰＵの異常が割
込で通知される。これにより上位ＣＰＵは下位ＣＰＵが
暴走したことに対する処理を行なうことができる。
上の要因により暴走した場合、下位ＣＰＵ側のウォッチ
ドッグ・タイマにより下位ＣＰＵはリセットされ、動作
を停止する。同時に上位ＣＰＵに下位ＣＰＵの異常が割
込で通知される。これにより上位ＣＰＵは下位ＣＰＵが
暴走したことに対する処理を行なうことができる。
このようにこの発明によると、下位ＣＰＵ側に上位ＣＰ
Ｕに対する割込機能を持つたウォッチドッグ・タイマを
持たせることにより、システム全体として見た場合、上
位ＣＰＵ、下位ＣＰＵ両方の処理速度を低下させること
なく信頼性を向上させることができる。
Ｕに対する割込機能を持つたウォッチドッグ・タイマを
持たせることにより、システム全体として見た場合、上
位ＣＰＵ、下位ＣＰＵ両方の処理速度を低下させること
なく信頼性を向上させることができる。
実施例の説明
第１図はこの発明の実施例を示している。この図におい
て第２図に示すものと同一物には同一符号を付し説明を
省略する。
て第２図に示すものと同一物には同一符号を付し説明を
省略する。
下位Ｍ Ｐ Ｕ ２Ｇに対してもウォッチドッグ・タイ
マ２１が設けられている。このウォッチドッグ・タイマ
２１はＭＰＵ２０によってリセットされ、リセットされ
ないまま所定の設定時間が経過したときに出力信号を発
生してＭＰＵ２０をリセットしその動作を停止させる。
マ２１が設けられている。このウォッチドッグ・タイマ
２１はＭＰＵ２０によってリセットされ、リセットされ
ないまま所定の設定時間が経過したときに出力信号を発
生してＭＰＵ２０をリセットしその動作を停止させる。
これにより下位ＭＰＵ２Ｑの異常等に基づく暴走が防止
される。タイマ２１の出力信号は上位ＭＰＵＩＧに割込
信号として与えられ、これによってＭ Ｐ Ｕ １０は
下位ＭＰＵ２０がリセットされたことを知ることができ
る。上位ＭＰＵｌ０は下位ＭＰＵ２０を常時監視する必
要が無いのでその公地の処理を行な、うことができ、処
理能率が向上する。また下位ＭＰＵ２０の異常が確実に
検出されかつそのときにはＭＰＵ２０の動作が停止する
ので信頼性が高められている。
される。タイマ２１の出力信号は上位ＭＰＵＩＧに割込
信号として与えられ、これによってＭ Ｐ Ｕ １０は
下位ＭＰＵ２０がリセットされたことを知ることができ
る。上位ＭＰＵｌ０は下位ＭＰＵ２０を常時監視する必
要が無いのでその公地の処理を行な、うことができ、処
理能率が向上する。また下位ＭＰＵ２０の異常が確実に
検出されかつそのときにはＭＰＵ２０の動作が停止する
ので信頼性が高められている。
下位Ｍ Ｐ Ｕ ２０が動作を停止したのちは上位ＭＰ
Ｕ１０がウォッチドッグ・タイマ２１をリセットする。
Ｕ１０がウォッチドッグ・タイマ２１をリセットする。
また第１図のシステムでは上位ＭＰＵｌ０が下位ＭＰＵ
２０を強制的にリセットできる構成となっている。
２０を強制的にリセットできる構成となっている。
第１図はこの発明の実施例を示すブロック図である。
第２図は従来例を示すブロック図である。
１０・・・上位ＭＰＵ、 ２０・・・下位ＭＰＵ
。 ２１・・・ウォッチドッグ・タイマ。 以 上
。 ２１・・・ウォッチドッグ・タイマ。 以 上
Claims (2)
- （１）上位ＣＰＵとこれにより制御される下位ＣＰＵと
を含むシステムにおいて、 下位ＣＰＵによってリセットされ、リセットされないま
ま一定時間が経過したときに出力を発生して下位ＣＰＵ
の動作を停止させるウォッチドッグ・タイマを備え、こ
のウォッチドッグ・タイマの発生出力はまた割込信号と
して上位ＣＰＵに与えられ下位ＣＰＵの動作停止が通知
される、ＣＰＵの監視装置。 - （２）上記ウォッチドッグ・タイマは上位ＣＰＵによっ
てもリセットされる、特許請求の範囲第（１）項に記載
のＣＰＵの監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62273520A JPH01116739A (ja) | 1987-10-30 | 1987-10-30 | Ｃｐｕの監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62273520A JPH01116739A (ja) | 1987-10-30 | 1987-10-30 | Ｃｐｕの監視装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01116739A true JPH01116739A (ja) | 1989-05-09 |
Family
ID=17529001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62273520A Pending JPH01116739A (ja) | 1987-10-30 | 1987-10-30 | Ｃｐｕの監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01116739A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH038047A (ja) * | 1989-06-06 | 1991-01-16 | Nec Corp | マルチｃｐｕ監視方式 |
| EP2354947A1 (en) | 2010-02-05 | 2011-08-10 | Fujitsu Limited | Information processing apparatus and method |
-
1987
- 1987-10-30 JP JP62273520A patent/JPH01116739A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH038047A (ja) * | 1989-06-06 | 1991-01-16 | Nec Corp | マルチｃｐｕ監視方式 |
| EP2354947A1 (en) | 2010-02-05 | 2011-08-10 | Fujitsu Limited | Information processing apparatus and method |
| US8595560B2 (en) | 2010-02-05 | 2013-11-26 | Fujitsu Limited | Information processing apparatus and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6112320A (en) | Computer watchdog timer | |
| CN104636221B (zh) | 一种计算机系统故障处理方法和装置 | |
| JP4873073B2 (ja) | 情報処理装置及び情報処理装置の障害復旧方法 | |
| JPS62154037A (ja) | 仮想計算機監視制御方式 | |
| JPH01116739A (ja) | Ｃｐｕの監視装置 | |
| JPS59119453A (ja) | Ｃｐｕ暴走監視回路 | |
| JPH10269110A (ja) | 計算機システムのハングアップ回避方法並びにこの方法を用いた計算機システム。 | |
| JP2870250B2 (ja) | マイクロプロセッサの暴走監視装置 | |
| JPS592152A (ja) | 障害時のリセツト方式 | |
| JPH08287030A (ja) | 多重系計算機システムの自動再起動装置および方法 | |
| JP2659067B2 (ja) | マイクロコンピュータのリセット回路 | |
| JP2001005683A (ja) | 二重化システムの障害検出方式及びその方法 | |
| JPH02293939A (ja) | スタックオーバーフロー検出時処理方式 | |
| JPH01134637A (ja) | 情報処理システムのストール監視方式 | |
| JPH0749817A (ja) | Ｄｍａ転送制御装置 | |
| JPS61224056A (ja) | チヤネル障害検出処理方式 | |
| JPS6295646A (ja) | 走行監視機能付マイクロプログラム制御装置 | |
| JPS62123531A (ja) | Ｃｐｕ監視装置 | |
| JPS60120463A (ja) | マルチプロセツサシステム | |
| JP2746184B2 (ja) | 障害ロギングシステム | |
| JPH0391841A (ja) | 異常回復処理方式 | |
| JPH0758470B2 (ja) | 仮想計算機の割込み制御方式 | |
| JPH02308343A (ja) | マイクロプロセッサの障害検出通知方式 | |
| JPH10187473A (ja) | ２重化情報処理装置 | |
| JPH0748198B2 (ja) | マルチプロセッサシステム |