JPH038047A - マルチｃｐｕ監視方式 - Google Patents

マルチｃｐｕ監視方式

Info

Publication number
JPH038047A
JPH038047A JP1143235A JP14323589A JPH038047A JP H038047 A JPH038047 A JP H038047A JP 1143235 A JP1143235 A JP 1143235A JP 14323589 A JP14323589 A JP 14323589A JP H038047 A JPH038047 A JP H038047A
Authority
JP
Japan
Prior art keywords
cpu
timer
timer value
cpus
interruption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1143235A
Other languages
English (en)
Inventor
Eiji Kito
鬼頭　英二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1143235A priority Critical patent/JPH038047A/ja
Publication of JPH038047A publication Critical patent/JPH038047A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマルチＣＰＵで動作する装置において、あるＣ
ＰＵの異常を検出する方式に関する。
〔従来の技術〕
従来、マルチＣＰＵの監視方式としては、各ＣＰｔＪが
個別にウォッチドッグタイマを有し、ＣＰＵからある一
定時間ウォッチドッグタイマへのアクセスがされない場
合にウォッチドッグタイマがタイムアウトすることによ
って、そのＣＰＵを停止させるか又はリセットを行って
いた。
〔発明が解決しようとする課題〕
上述した従来のウォッチドッグタイマによるＣＰＵの監
視方式では、あるＣＰＵの異常を他のＣＰＵが監視でき
ないという欠点がある。
〔課題を解決するための手段〕
前記目的を達成するため、本発明に係るＣＰＵ監視方式
においては、複数のＣＰＵを備えた装置において、各Ｃ
ＰＵに対応したタイマを有し、ＣＰＵが正常に動作して
いる場合はタイマがタイムアウトしないように制御して
おり、異常になった場合はタイマがタイムアウトして、
すべてのＣＰＵに割込みが発生することによって、ある
ｃＰＵの異常を池のＣＰＵが検出するものである。
〔実施例〕
以下、本発明の一実施０Ｉを図により説明する。
第１図は本発明の一実施例を示す回Ｎ４ｍ！成図である
。
本実施例においては、ＣＰＵＩ、ＣＰＵ２の２つのＣＰ
Ｕが動作する場合について説明する。タイマ回路３はタ
イマ制御回路３１とタイマ値メモリ３２から構成される
。
ＣＰＵＩ、ＣＰＵ２が正常に動作している場合には、あ
る一定時間以内にタイマ値メモリ３２のそれぞれのエリ
アに、前記一定時間より大きいタイマ値をセットする。
タイマ制御回路３１は一定周期でタイマ値メモリ３２の
すべてのエリアのデクリメントを行い、０となったもの
があった場合、ＣＰＵ１．ＣＰＵ２に割込みを行う、Ｃ
ＰＵＩがタイマ値の更新を行なわず、タイムアウトとな
った場合、ＣＰＵ２が割込みを受は取り、ＣＰＵＩを異
常と判定しその処理を行う。
〔発明の効果〕
以上説明したように本発明はマルチＣＰＵ装置のあるＣ
ＰＵの異常を他のＣＰＵが簡単な回路で容易に検出でき
る効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す回＃１構成図である。 １．２・・・ＣＰＵ ３１・・・タイマ制御回路

Claims (1)

    【特許請求の範囲】
  1. （１）複数のＣＰＵを備えた装置において、各ＣＰＵに
    対応したタイマを有し、ＣＰＵが正常に動作している場
    合はタイマがタイムアウトしないように制御しており、
    異常になった場合はタイマがタイムアウトして、すべて
    のＣＰＵに割込みが発生することによって、あるＣＰＵ
    の異常を他のＣＰＵが検出することを特徴とするマルチ
    ＣＰＵ監視方式。
JP1143235A 1989-06-06 1989-06-06 マルチｃｐｕ監視方式 Pending JPH038047A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1143235A JPH038047A (ja) 1989-06-06 1989-06-06 マルチｃｐｕ監視方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1143235A JPH038047A (ja) 1989-06-06 1989-06-06 マルチｃｐｕ監視方式

Publications (1)

Publication Number Publication Date
JPH038047A true JPH038047A (ja) 1991-01-16

Family

ID=15334045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1143235A Pending JPH038047A (ja) 1989-06-06 1989-06-06 マルチｃｐｕ監視方式

Country Status (1)

Country Link
JP (1) JPH038047A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58114141A (ja) * 1981-12-28 1983-07-07 Kokusai Denshin Denwa Co Ltd <Kdd> マルチマイクロプロセツサにおける障害通知方式
JPH01116739A (ja) * 1987-10-30 1989-05-09 Omron Tateisi Electron Co Ｃｐｕの監視装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58114141A (ja) * 1981-12-28 1983-07-07 Kokusai Denshin Denwa Co Ltd <Kdd> マルチマイクロプロセツサにおける障害通知方式
JPH01116739A (ja) * 1987-10-30 1989-05-09 Omron Tateisi Electron Co Ｃｐｕの監視装置

Similar Documents

Publication Publication Date Title
GB1420878A (en) Data processing control system
JPH038047A (ja) マルチｃｐｕ監視方式
JPH0314136A (ja) マイクロプロセッサシステムの相互診断方式
JPS5920061A (ja) ウオツチ・ドツグ・タイマ
JPH0581080A (ja) マイクロプロセツサの暴走監視装置
JPH0354644A (ja) Ｃｐｕ異常処理方法
JPH01154258A (ja) ウォッチドッグタイマによる誤動作検出装置
JPH05241906A (ja) プログラマブル制御装置
JPS6033474Y2 (ja) コンピュ−タ異常検出回路
JPS61241848A (ja) 電子計算機の異常検出回路
JP2814587B2 (ja) ウォッチドッグタイマ
JPH0564936U (ja) コンピュータ監視処理装置
JP2842748B2 (ja) 情報処理装置の監視制御方式
JPS63126051A (ja) システム制御方式
JPS62147538A (ja) マイクロコンピユ−タ使用装置におけるウオツチドツグタイマリセツト方式
JPH01116739A (ja) Ｃｐｕの監視装置
JPS63280345A (ja) プログラム異常検出方法
JPH01147768A (ja) 疎結合マルチプロセッサシステム
JPH0477935A (ja) 故障検出回路
JPH04105151A (ja) 入出力制御装置
JPH03208137A (ja) 制御用マイクロコンピュータの異常検知方式
JPS6329853A (ja) 計算機システムの監視方式
JPH04295938A (ja) マイクロプロセッサの暴走監視方法
JPH04245547A (ja) プロセッサの処理異常検出方式
JPS60189037A (ja) プログラマブルコントロ−ラの特殊ユニツト