JPH0354644A - Ｃｐｕ異常処理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ．　産業上の利用分野 本発明はマスタ／スレーブ型のｃｐｕ（中央処理装置）
構成のνステムにおいて、スレーブＣＰＵが異常か否か
をマスタＣＰＵが判定するための方法に関する。

Ｂ．発明の概要 本発明による異常処理方法は、マスタＣＰＵと演算処理
専用のスレーブＣＰＵとが演算フラグによりメモリを共
有し、スレーブＣＰＬＩは演算フラグのオン状態で演算
処理を開始して演算処理終了時に演算フラグをオフにす
ることとし、マスタＣＰＵは演算管理タスクを周期的に
起動して演算フラグを調べ、オフ状態の場合はスレーブ
ＣＰＵが正常であるとみなしてメモリとの間でデータ授
受を行うが、オン状態の場合はスレーブＣＰＵの異常の
ため演算処理が正常に終了していないとみなしてスレー
ブＣＰＵが異常であると判定するものである。

Ｃ．従来の技術 マスタ／スレーブ型マニブレータの制御システムナト、
マスクＣＰＵとスレーブＣＰＵで構成されるコンピュー
タシステムでは、スレーブＣＰＵは演算処理専用となっ
ていろ。

この場合、マスタＣＰＵにおいては通常、それが有する
ＯＳ（オペレーティング・システム）の管理下で、マス
クＣＰＵ自身の異常に対するチェックとして、タイマに
よる周期的チェック（ウォッチ・ドッグ・タイマ・チェ
ック）が採用されている。このチェックによって、プロ
グラムの暴走や、上位レベル処理によるＣＰＵ占有のた
めに生じろ下位レベル処理の不能、などの不具合を検出
することができろ。

しかし、演算処理専用のスレーブＣＰＵでは、主に実行
速度を速めるという理由から、ＯＳを持たず、従って上
述のタイマによる周期的チェックは考慮されていない。

Ｄ．発明が解決しようとする課題 そのため、スレーブＣＰＵにプログラムの暴走など前述
の不具合が生じても、これらに対して無防備であり、何
らかの対策が必要である。

本発明はスレーブＣＰＵにＯＳやタイマを持たせること
なく、演算処理専用のままで、マスタＣＰＵがスレーブ
ＣＰＵの異常を検出することができる方法を提供するこ
とを目的とする。

Ｅ．　課題を解決するための手段 本発明によろＣＰＵ異常処理方法は、マスタＣＰＵとス
レーブＣＰＵで構成されるＣＰＵシステムにおいて、マ
スクＣＰＵとスレーブＣＰＵはメモリを共有して処理を
行い、スレーブＣＰＵは演算処理専用であり、前記共有
するメモリの演算フラグがオンの状態で演算処理を開始
し、演算処理の終了時に前記演算フラグをオフにし、マ
スクＣＰＵは演算管理タスクを周期的に起動し、この演
算管理タスクの起動時に前記演算フラグの状態を調べ、
オフ状態であれば前記共有したメモリとの間のデータ授
受を行った後前記演算フラグをオンにし、オン状簡であ
ればスレーブＣＰＵが異常であると判定することを特徴
とする。

Ｆ． 作　　　　用 上述した構成において、マスタＣＰＵとスレーブＣＰＵ
はメモリの共有のため演算フラグを交互に切換える。そ
して、スレーブＣＰＵが正常な場合は、所定の時間内で
演算処理が終了するので、演算管理タスクの起動時には
、演算フラグは必ずオフになっている。従って、スレー
ブＣＰＵに異常がある場合は演算フラグがオン状態のま
まとなるので、マスタＣＰＵが演算管理タスクの起動時
に演算フラグを調べることにより、スレーブＣＰＵの異
常か否かを判定することができる。

Ｇ．実施例 以下、本発明を図面に示す実施例により説明する。

第１図に示すように、本実施例のマスタ／スレーブＱＣ
ＰＵ構成のシステムは、マスタＣＰＵ部１と、；ｘ，　
レ−　フＣ　Ｐ　Ｕ部２と、メモリ共有部３からなる。

４は共有メモリである。

マスタＣＰＵ１１こはＯＳの管理下で初期化処理タスク
ＩＡと、演算管理タスクＩＢとがあり、また図示しない
が通常のタイマによる周期的自己チェックもある。マス
タＣＰＵＩでは、システム起動時に初期化処理タスクＩ
Ａを起動し、この初期化処理タスクＩＡは初期化処理の
後、第２図（ａｌに示すように一定周期で演算管理タス
クＩＢをタイマ起動する。起動した演算管理タスクＩＢ
では、ライン５を通して共有メモリ４の演算フラグがオ
フ状態にあるかオン状態にあるかチェックする。第３図
の処理記号３１参照。

正常時は次の通りである。

演算フラグがオフ状態であれば正常であり、マスタＣＰ
ＵＩはライン６を通して共有メモリ４から演算結果のデ
ータを取り込み、次いで、ライン７を通して新たに次の
演算に必要なデータをセットし、ライン８を通して共有
メモリ４の演算フラグをオン状態にする。第３図の処理
記号３２，３３，３４参照。

一方、スレーブＣＰＵ２にはＯＳやそれ自身のタイマチ
ェックはなく、演算処理専用であり、システム起動時に
初期化処理後、演算フラグのオン状態待ちにする。即ち
、スレーブＣＰＵ２はライン９を通して共有メモリ４の
演算フラグのオン／オフをチχツクする。

第４図の処理記号４１参照。

演算フラグがオンになるとスレーブＣＰＵ２はライン１
０を通してデータを取り込んで演算処理を開始し、所定
の処理の終了後、ライン１１を通して共有メモリ４に演
算結果をセツトし、またラインｌ２を通して演算フラグ
をスレーブＣＰＵ２自身でオフ状態にする。

第４図の処理記号４２，４３，４４参照。

以上１．ｔスレーブＣＰＵ２が正常の場合の動作であり
、第２図（ｂｌに符号２１で示す演算管理タスクの起動
時に、共有メモリ４の演算フラグがオフになっている。

次に、スレーブＣＰＵ２１と何らかの異常が発生して例
えば第２図（Ｃｌの符号２２で示すように演算処理が正
常に終了しない場合は、第２図（ｂｌに符号２３で示す
ように演算フラグがオンのままの状態が連続する。従っ
て、マスタＣＰＵＩは演算管理タスクの起動時２４に、
スレーブＣＰＵ２の異常を検出し、同図（ｄ）に符号２
５で示すように直ちにスレーブＣＰＵ２のＣＰＵ異常処
理、例えばシステム停止を行い、システムの暴走を避け
る。第３図の処理記号３５参照。

なお、演算管理タスクの起動周期は、スレーブＣＰＵ２
の正常な場合の演算処理に要する時間を考慮して設定し
てある。

Ｈ． 発明の効果 本発明の方法はマスタ／スレーブ型ＣＰＵ構成のシステ
ムにおいて、ＯＳやタイマチェックを持たないスレーブ
ＣＰＵの異常をマスタＣＰＵで検出することができ、ス
レーブＣＰＵの暴走などの不具合の解消に大いに寄与す
る。

４

【図面の簡単な説明】

第１図は本発明の一実施例のＣＰＵ構成を示す図、第２
図はその処理のタイミングチャート、第３図はマスタＣ
ＰＵの演算管理タスクの処理を示す図、第４図はスレー
ブＣＰＵの演算処理を示す図である。 図面中、１はマスタＣＰＵ，２はスレーブＣＰＵ，３は
メモリ共有部、４は共有メモリである。 第３図

Claims (1)

1. 【特許請求の範囲】 マスタＣＰＵとスレーブＣＰＵで構成されるＣＰＵシス
   テムにおいて、 マスタＣＰＵとスレーブＣＰＵはメモリを共有して処理
   を行い、 スレーブＣＰＵは演算処理専用であり、前記共有するメ
   モリの演算フラグがオンの状態で演算処理を開始し、演
   算処理の終了時に前記演算フラグをオフにし、 マスタＣＰＵは演算管理タスクを周期的に起動し、この
   演算管理タスクの起動時に前記演算フラグの状態を調べ
   、オフ状態であれば前記共有したメモリとの間のデータ
   授受を行った後前記演算フラグをオンにし、オン状態で
   あればスレーブＣＰＵが異常であると判定することを特
   徴とするＣＰＵ異常処理方法。