CN112416609A - 双核模式的模式配置方法及装置 - Google Patents
双核模式的模式配置方法及装置 Download PDFInfo
- Publication number
- CN112416609A CN112416609A CN202110088073.0A CN202110088073A CN112416609A CN 112416609 A CN112416609 A CN 112416609A CN 202110088073 A CN202110088073 A CN 202110088073A CN 112416609 A CN112416609 A CN 112416609A
- Authority
- CN
- China
- Prior art keywords
- core
- mode
- mode configuration
- task
- configuration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Abstract
本发明公开了一种双核模式的模式配置方法及装置,涉及CPU架构技术领域,解决了双核之间的独立模式和锁步模式不能灵活配置的技术问题,其技术方案要点是通过对新任务的状态位进行检测,根据新任务的状态位以及两个核心当前所处的模式确定两个核心是否需要重新进行模式配置,若需要重新进行模式配置,两个核心之间互相确认重新进行模式配置,保存各自当前运行任务的上下文再清除当前运行任务,两个核心的模式配置完成后开始执行新任务。实现了动态配置CPU模式,以兼顾高性能和高功能安全的需求,使得CPU在运行不同的任务时,能够根据任务的属性(性能或功能安全)灵活配置CPU处在功能安全模式(锁步模式)或性能模式(独立模式)。
Description
技术领域
本公开涉及CPU架构技术领域,尤其涉及一种双核模式的模式配置方法及装置。
背景技术
CPU往往需要处理多个任务,这些任务对功能安全和性能的要求各不相同,如某些任务需要高性能,而另一些满足高功能安全的要求。需要一种灵活的方式,使得CPU在运行不同的任务时,根据任务的属性(性能或功能安全)灵活配置CPU处在功能安全模式或性能模式。
双核锁步是一种常见的增强芯片功能安全的方法,处于双核锁步状态的两个核心(Core)读取同样的数据并执行同样的指令,并有检测单元实时监测两个核心的状态,如果状态不一致则触发警告(如发起中断或设置某信号)。
存在两个核心时按照配置的不同可分为两种情形,一种是独立运行模式,即两个核心不锁步,各自独立工作,分别运行不同的软件;另一种是锁步模式,即两个核心锁步,运行相同的软件,从软件的角度可以看作是一个处理器。
处于独立运行模式时,两个核心独立工作,因此具有更好的性能,例如假定单核的性能是X DMIPS(Dhrystone Millions of Instruction per Second, 是衡量CPU性能的一个参数,该值越大,说明CPU性能越好), 则处于独立运行模式的两个核心的总体性能为2X。处于锁步模式时,拥有更高的功能安全特性,但两个核心的总体性能和一个处理器相同。
现有技术中,两个核心的工作模式在芯片上电时由某些硬件配置信号确定,在一个上电周期内,要么处于独立模式,要么处于锁步模式。一般情况下,两个核心上运行的软件要处理多个任务,这多个任务中有的对性能要求较高,而有的对功能安全有较高的要求,目前已有的设计无法同时满足这两方面的需求。
发明内容
本公开提供了一种双核模式的模式配置方法及装置,其技术目的是实现双核之间独立模式和锁步模式的灵活配置,使得CPU在运行不同的任务时,能够根据任务的属性灵活配置CPU处于功能安全模式或性能模式。
本公开的上述技术目的是通过以下技术方案得以实现的:
一种双核模式的模式配置方法,包括:
对第一核心新任务的状态位进行监测,确定是否要进行模式配置,若要进行模式配置,保存所述第一核心当前运行任务的上下文,然后通知第二核心启动模式配置;
接收启动模式配置通知后所述第二核心触发中断,保存所述第二核心当前运行任务的上下文,所述第二核心清除当前运行任务,然后通知所述第一核心确认模式配置;
所述第一核心设置第一配置使能信号,所述第一核心和所述第二核心进行模式配置,完成模式配置,所述第一核心和所述第二核心执行新任务。
进一步地,所述对第一核心新任务的状态位进行检查,确定是否要进行模式配置包括:
所述第一核心处于独立模式时,若所述状态位为1,则确定所述第一核心和所述第二核心要进行模式配置;若所述状态位为0,则所述第一核心和所述第二核心无需进行模式配置;
所述第一核心处于锁步模式时,若所述状态位为1,则所述第一核心和所述第二核心无需进行模式配置;若所述状态位为0,则确定所述第一核心和所述第二核心配置要进行模式配置;
其中,所述新任务的状态位为1时,表示所述新任务要在锁步模式下运行;所述新任务的状态位为0时,表示所述新任务要在独立模式下运行。
进一步地,当所述第一核心和所述第二核心处于独立模式时,对所述第一核心和所述第二核心的访问进行限制;当所述第一核心和所述第二核心处于锁步模式时,对所述第一核心和所述第二核心的访问不进行限制。
进一步地,包括:
对第二核心新任务的状态位进行监测,确定是否要进行模式配置,若要进行模式配置,保存所述第二核心当前运行任务的上下文,然后通知所述第一核心启动模式配置;
接收启动模式配置通知后所述第一核心触发中断,保存所述第一核心当前运行任务的上下文,所述第一核心清除当前运行任务,然后通知所述第二核心确认模式配置;
所述第二核心设置第二配置使能信号,所述第一核心和所述第二核心进行模式配置,完成模式配置,所述第一核心和所述第二核心执行新任务。
一种双核模式的模式配置装置,包括处理器,所述处理器包括:
第一核心,包括第一状态寄存器,所述第一状态寄存器存储有任务的状态位;
第二核心,包括第二状态寄存器,所述第二状态寄存器存储有任务的状态位;所述第一核心与所述第二核心连接;
监测单元,用于对所述第一核心新任务的状态位进行监测,确定是否要进行模式配置;
存储单元,若要进行模式配置,用于保存所述第一核心当前运行任务的上下文;
所述第一核心通知所述第二核心启动模式配置;
所述第二核心接收启动模式配置通知后触发中断,所述存储单元保存所述第二核心当前运行任务的上下文,所述第二核心清除当前运行任务,然后所述第二核心通知所述第一核心确认模式配置;
所述第一核心设置第一配置使能信号,所述第一核心和所述第二核心进行模式配置,完成模式配置,所述第一核心和所述第二核心执行新任务。
进一步地,所述监测单元还用于:
所述第一核心处于独立模式时,若所述状态位为1,则确定所述第一核心和所述第二核心要进行模式配置;若所述状态位为0,则所述第一核心和所述第二核心无需进行模式配置;
所述第一核心处于锁步模式时,若所述状态位为1,则所述第一核心和所述第二核心无需进行模式配置;若所述状态位为0,则确定所述第一核心和所述第二核心配置要进行模式配置;
其中,所述新任务的状态位为1时,表示所述新任务要在锁步模式下运行;所述新任务的状态位为0时,表示所述新任务要在独立模式下运行。
进一步地,所述处理器还包括访问控制单元,所述访问控制单元用于:当所述第一核心和所述第二核心处于独立模式时,对所述第一核心和所述第二核心的访问进行限制;当所述第一核心和所述第二核心处于锁步模式时,对所述第一核心和所述第二核心的访问不进行限制。
进一步地,包括:
所述监测单元对第二核心新任务的状态位进行监测,确定是否要进行模式配置;
若要进行模式配置,所述存储单元保存所述第二核心当前运行任务的上下文;
所述第二核心通知所述第一核心启动模式配置;
所述第一核心接收启动模式配置通知后触发中断,所述存储单元保存所述第一核心当前运行任务的上下文,所述第一核心清除当前运行任务,然后通知所述第二核心确认模式配置;
所述第二核心设置第二配置使能信号,所述第一核心和所述第二核心进行模式配置,完成模式配置,所述第一核心和所述第二核心执行新任务。
本公开的有益效果在于:本发明所述的双核模式的模式配置方法及装置,通过对新任务的状态位进行检测,根据新任务的状态位以及两个核心当前所处的模式确定两个核心是否需要重新进行模式配置,若需要重新进行模式配置,两个核心之间互相确认重新进行模式配置,保存各自当前运行任务的上下文再清除当前运行任务,两个核心的模式配置完成后开始执行新任务。实现了动态配置CPU模式,以兼顾高性能和高功能安全的需求,使得CPU在运行不同的任务时,能够根据任务的属性(性能或功能安全)灵活配置CPU处在功能安全模式(锁步模式)或性能模式(独立模式)。
附图说明
图1为本发明所述的双核模式的模式配置方法流程图;
图2为本发明实施例一流程图;
图3为本发明所述的双核模式的模式配置装置示意图;
图4为本发明实施例二示意图。
具体实施方式
下面将结合附图对本公开技术方案进行详细说明。在本公开的描述中,需要理解地是,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量,仅用来区分不同的组成部分。
图1为本发明所述的双核模式的模式配置方法流程图,如图1所示,步骤S100:对第一核心新任务的状态位进行监测,确定是否要进行模式配置,若要进行模式配置,执行步骤S101,否则执行步骤S102。
步骤S101:保存所述第一核心当前运行任务的上下文,然后通知第二核心启动模式配置,执行步骤S103。
步骤S102:所述第一核心和所述第二核心执行新任务。
步骤S103:接收启动模式配置通知后所述第二核心触发中断,保存所述第二核心当前运行任务的上下文,所述第二核心清除当前运行任务,然后通知所述第一核心确认模式配置,执行步骤S104。
步骤S104:所述第一核心设置第一配置使能信号,所述第一核心和所述第二核心进行模式配置,完成模式配置,执行步骤S102。
第二核心也可以主动发起任务切换,如图2所示,具体包括:步骤S200:对第二核心新任务的状态位进行监测,确定是否要进行模式配置,若要进行模式配置,执行步骤S201,否则执行步骤S202。
步骤S201:保存所述第二核心当前运行任务的上下文,然后通知所述第一核心启动模式配置,执行步骤S203。
步骤S202:所述第一核心和所述第二核心执行新任务。
步骤S203:接收启动模式配置通知后所述第一核心触发中断,保存所述第一核心当前运行任务的上下文,所述第一核心清除当前运行任务,然后通知所述第二核心确认模式配置,执行步骤S204。
步骤S204:所述第二核心设置第二配置使能信号,所述第一核心和所述第二核心进行模式配置,完成模式配置,执行步骤S202。
两个核心中,可以设置主核心和从核心,主核心可以主动发起任务切换,从核心则只能接收主核心发起的任务切换。也可以将两个核心对等设置,即每个核心都可以主动发起任务切换。实际上为了降低复杂度并易于实现,可以总是由主核心发起任务切换和控制锁步模式切换;两个核心都可以发起任务切换和控制模式切换时,核心之间可能需要通过复杂的应答协商机制处理同步等事项,这些类似的复杂设计应看作本发明的实施例之一。
每个核心都存在独立的一组可以确定其运行状态(Context,运行上下文)的寄存器,典型的寄存器有程序寄存器(PC寄存器,表征CPU当前执行的指令的地址)、堆栈寄存器、程序状态寄存器 (用以保证核心的状态)和其他寄存器。 在任务切换时,CPU将任务上下文(一般包含程序指针寄存器,通用寄存器, 程序状态寄存器, 浮点寄存器等)保存在该任务专属的一段RAM(随机存取存储器)中,核心存在机制(软件或硬件,或软硬件结合的方式)可以恢复任务的上下文。
作为具体实施例地,从独立模式切换到锁步模式的典型流程包括:
(1)主核心进行任务切换时,在保存当前运行任务的上下文后,检查新任务的“锁步”位,如果该位为1但CPU当前处于独立模式则需进行模式切换。如果不需要切换模式,则只需进行普通的任务切换即可。
(2)如需进行模式切换,则主核心触发“锁步启动信号”并通知从核心。
(3)从核心当收到“锁步启动信号”时,触发中断(该中断不可屏蔽)。从核心软件在收到该中断后保存当前运行任务的上下文,清除指令清除当前运行任务,触发“ 锁步确认信号”以应答主核心。从核心随后处于等待状态,暂停执行任何指令以等待“锁步使能信号”置位。
(4)主核心设置“锁步使能信号”。至此,两个核心处于锁步模式。
(5)处于锁步模式的CPU切换至新任务运行。
从锁步模式切换到独立模式的典型流程则包括:
(1)主核心进行任务切换时,在保存当前运行任务的上下文后,检查新任务的“锁步”位,如果该位为0但CPU当前处于锁步模式则需进行模式切换。如果不需要切换模式,则只需进行普通的任务切换即可。
(2)如需进行模式切换,则主核心触发非锁步启动信号并通知从核心。
(3)从核心当收到非锁步启动信号时,触发中断(该中断不可屏蔽)。从核心软件在收到该中断后保存当前运行任务的上下文,清除指令清除当前运行任务,触发“ 非锁步确认信号”以应答主核心。从核心随后处于等待状态,暂停执行任何指令以等待“非锁步使能信号”置位。
(4)主核心设置“非锁步使能信号”。至此,两个核心处于独立模式。
(5)处于独立模式的CPU切换至新任务运行。
上述实施例中“锁步启动信号”、“ 锁步确认信号”的目的是完成两个核心之间切换至锁步模式前的同步,还存在其他完成如上同步功能的方法,例如一些核心可以通过设置程序入口点后复位的形式也能完成相同的功能。
图3为本发明所述的双核模式的模式配置装置示意图,如图3所示,该装置包括处理器,处理器又包括第一核心、第二核心、检测单元和存储单元,第一核心又包括第一状态寄存器,第一状态寄存器存储有任务的状态位;同样第二核心包括第二状态寄存器,第二状态寄存器存储有任务的状态位。
监测单元用于对第一核心新任务的状态位进行监测,确定是否要进行模式配置,若要进行模式配置,存储单元用于保存所述第一核心当前运行任务的上下文。
第一核心通知第二核心启动模式配置,第二核心接收启动模式配置通知后触发中断,存储单元再保存第二核心当前运行任务的上下文,然后第二核心清除当前运行任务,然后第二核心通知第一核心确认模式配置。第一核心设置第一配置使能信号,第一核心和第二核心完成模式配置,第一核心和第二核心执行新任务。
作为具体实施例地,监测单元对第二核心新任务的状态位进行监测,确定是否要进行模式配置,若要进行模式配置,存储单元保存所述第二核心当前运行任务的上下文。
第二核心通知第一核心启动模式配置,第一核心接收启动模式配置通知后触发中断,存储单元再保存第一核心当前运行任务的上下文,然后第一核心清除当前运行任务,然后通知第二核心确认模式配置。第二核心设置第二配置使能信号,第一核心和第二核心完成模式配置,第一核心和第二核心执行新任务。
作为具体实施例地,该处理器还包括访问控制单元,该访问控制单元用于:当第一核心和第二核心处于独立模式时,对第一核心和第二核心的访问进行限制;当第一核心和第二核心处于锁步模式时,对第一核心和第二核心的访问不进行限制,如图4所示。
作为具体实施例地,新任务的状态位为1时,表示该新任务要在锁步模式下运行;新任务的状态位为0时,表示该新任务要在独立模式下运行。因此,对第一核心新任务的状态位进行检查,确定是否要进行模式配置具体包括:第一核心处于独立模式时,若状态位为1,则确定第一核心和第二核心要进行模式配置;若所述状态位为0,则第一核心和第二核心无需进行模式配置。第一核心处于锁步模式时,若状态位为1,则第一核心和第二核心无需进行模式配置;若状态位为0,则确定第一核心和第二核心配置要进行模式配置。
同理,对第二核心新任务的状态位进行检查,确定是否要进行模式配置具体包括:第二核心处于独立模式时,若状态位为1,则确定第一核心和第二核心要进行模式配置;若所述状态位为0,则第一核心和第二核心无需进行模式配置。第二核心处于锁步模式时,若状态位为1,则第一核心和第二核心无需进行模式配置;若状态位为0,则确定第一核心和第二核心配置要进行模式配置。
综上,本发明可用于对功能安全和高性能有一定要求的领域,可以根据CPU上运行的不同任务的属性,配置CPU工作在锁步模式或独立模式,从而可以在一定程度上兼顾性能和功能安全要求。
以上为本公开示范性实施例,本公开的保护范围由权利要求书及其等效物限定。
Claims (8)
1.一种双核模式的模式配置方法,其特征在于,包括:
对第一核心新任务的状态位进行监测,确定是否要进行模式配置,若要进行模式配置,保存所述第一核心当前运行任务的上下文,然后通知第二核心启动模式配置;
接收启动模式配置通知后所述第二核心触发中断,保存所述第二核心当前运行任务的上下文,所述第二核心清除当前运行任务,然后通知所述第一核心确认模式配置;
所述第一核心设置第一配置使能信号,所述第一核心和所述第二核心进行模式配置,完成模式配置,所述第一核心和所述第二核心执行新任务。
2.如权利要求1所述的双核模式的模式配置方法,其特征在于,所述对第一核心新任务的状态位进行检查,确定是否要进行模式配置包括:
所述第一核心处于独立模式时,若所述状态位为1,则确定所述第一核心和所述第二核心要进行模式配置;若所述状态位为0,则所述第一核心和所述第二核心无需进行模式配置;
所述第一核心处于锁步模式时,若所述状态位为1,则所述第一核心和所述第二核心无需进行模式配置;若所述状态位为0,则确定所述第一核心和所述第二核心配置要进行模式配置;
其中,所述新任务的状态位为1时,表示所述新任务要在锁步模式下运行;所述新任务的状态位为0时,表示所述新任务要在独立模式下运行。
3.如权利要求2所述的双核模式的模式配置方法,其特征在于,当所述第一核心和所述第二核心处于独立模式时,对所述第一核心和所述第二核心的访问进行限制;当所述第一核心和所述第二核心处于锁步模式时,对所述第一核心和所述第二核心的访问不进行限制。
4.如权利要求1所述的双核模式的模式配置方法,其特征在于,包括:
对第二核心新任务的状态位进行监测,确定是否要进行模式配置,若要进行模式配置,保存所述第二核心当前运行任务的上下文,然后通知所述第一核心启动模式配置;
接收启动模式配置通知后所述第一核心触发中断,保存所述第一核心当前运行任务的上下文,所述第一核心清除当前运行任务,然后通知所述第二核心确认模式配置;
所述第二核心设置第二配置使能信号,所述第一核心和所述第二核心进行模式配置,完成模式配置,所述第一核心和所述第二核心执行新任务。
5.一种双核模式的模式配置装置,其特征在于,包括处理器,所述处理器包括:
第一核心,包括第一状态寄存器,所述第一状态寄存器存储有任务的状态位;
第二核心,包括第二状态寄存器,所述第二状态寄存器存储有任务的状态位;所述第一核心与所述第二核心连接;
监测单元,用于对所述第一核心新任务的状态位进行监测,确定是否要进行模式配置;
存储单元,若要进行模式配置,用于保存所述第一核心当前运行任务的上下文;
所述第一核心通知所述第二核心启动模式配置;
所述第二核心接收启动模式配置通知后触发中断,所述存储单元保存所述第二核心当前运行任务的上下文,所述第二核心清除当前运行任务,然后所述第二核心通知所述第一核心确认模式配置;
所述第一核心设置第一配置使能信号,所述第一核心和所述第二核心进行模式配置,完成模式配置,所述第一核心和所述第二核心执行新任务。
6.如权利要求5所述的双核模式的模式配置装置,其特征在于,所述监测单元还用于:
所述第一核心处于独立模式时,若所述状态位为1,则确定所述第一核心和所述第二核心要进行模式配置;若所述状态位为0,则所述第一核心和所述第二核心无需进行模式配置;
所述第一核心处于锁步模式时,若所述状态位为1,则所述第一核心和所述第二核心无需进行模式配置;若所述状态位为0,则确定所述第一核心和所述第二核心配置要进行模式配置;
其中,所述新任务的状态位为1时,表示所述新任务要在锁步模式下运行;所述新任务的状态位为0时,表示所述新任务要在独立模式下运行。
7.如权利要求6所述的双核模式的模式配置装置,其特征在于,所述处理器还包括访问控制单元,所述访问控制单元用于:当所述第一核心和所述第二核心处于独立模式时,对所述第一核心和所述第二核心的访问进行限制;当所述第一核心和所述第二核心处于锁步模式时,对所述第一核心和所述第二核心的访问不进行限制。
8.如权利要求5所述的双核模式的模式配置装置,其特征在于,包括:
所述监测单元对第二核心新任务的状态位进行监测,确定是否要进行模式配置;
若要进行模式配置,所述存储单元保存所述第二核心当前运行任务的上下文;
所述第二核心通知所述第一核心启动模式配置;
所述第一核心接收启动模式配置通知后触发中断,所述存储单元保存所述第一核心当前运行任务的上下文,所述第一核心清除当前运行任务,然后通知所述第二核心确认模式配置;
所述第二核心设置第二配置使能信号,所述第一核心和所述第二核心进行模式配置,完成模式配置,所述第一核心和所述第二核心执行新任务。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110088073.0A CN112416609A (zh) | 2021-01-22 | 2021-01-22 | 双核模式的模式配置方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110088073.0A CN112416609A (zh) | 2021-01-22 | 2021-01-22 | 双核模式的模式配置方法及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112416609A true CN112416609A (zh) | 2021-02-26 |
Family
ID=74783192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110088073.0A Pending CN112416609A (zh) | 2021-01-22 | 2021-01-22 | 双核模式的模式配置方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112416609A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112596916A (zh) * | 2021-03-03 | 2021-04-02 | 上海励驰半导体有限公司 | 双核锁步错误恢复系统及方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101048744A (zh) * | 2004-10-25 | 2007-10-03 | 罗伯特·博世有限公司 | 在具有多个组件的计算机系统中产生模式信号的方法和设备 |
CN101243404A (zh) * | 2005-08-08 | 2008-08-13 | 罗伯特·博世有限公司 | 用于在具有至少两个处理单元和用于数据和/或指令的至少一个第一存储器或存储器区域的计算机系统中存储数据和/或指令的设备和方法 |
CN101523351A (zh) * | 2006-10-10 | 2009-09-02 | 罗伯特·博世有限公司 | 用于转换带有多个执行单元的系统的方法 |
CN104969190A (zh) * | 2013-03-13 | 2015-10-07 | 英特尔公司 | 多核心二进制转换任务处理 |
US9891917B2 (en) * | 2013-03-06 | 2018-02-13 | Infineon Technologies Ag | System and method to increase lockstep core availability |
CN110135197A (zh) * | 2019-05-22 | 2019-08-16 | 核芯互联科技(青岛)有限公司 | 一种SoC芯片的可靠性实时保护方法 |
CN111164578A (zh) * | 2017-10-05 | 2020-05-15 | Arm有限公司 | 核内锁步模式的错误恢复 |
-
2021
- 2021-01-22 CN CN202110088073.0A patent/CN112416609A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101048744A (zh) * | 2004-10-25 | 2007-10-03 | 罗伯特·博世有限公司 | 在具有多个组件的计算机系统中产生模式信号的方法和设备 |
CN101243404A (zh) * | 2005-08-08 | 2008-08-13 | 罗伯特·博世有限公司 | 用于在具有至少两个处理单元和用于数据和/或指令的至少一个第一存储器或存储器区域的计算机系统中存储数据和/或指令的设备和方法 |
CN101523351A (zh) * | 2006-10-10 | 2009-09-02 | 罗伯特·博世有限公司 | 用于转换带有多个执行单元的系统的方法 |
US9891917B2 (en) * | 2013-03-06 | 2018-02-13 | Infineon Technologies Ag | System and method to increase lockstep core availability |
CN104969190A (zh) * | 2013-03-13 | 2015-10-07 | 英特尔公司 | 多核心二进制转换任务处理 |
CN111164578A (zh) * | 2017-10-05 | 2020-05-15 | Arm有限公司 | 核内锁步模式的错误恢复 |
CN110135197A (zh) * | 2019-05-22 | 2019-08-16 | 核芯互联科技(青岛)有限公司 | 一种SoC芯片的可靠性实时保护方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112596916A (zh) * | 2021-03-03 | 2021-04-02 | 上海励驰半导体有限公司 | 双核锁步错误恢复系统及方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3770765B1 (en) | Error recovery method and apparatus | |
JP5244981B2 (ja) | マイクロコンピュータ及びその動作方法 | |
EP0702297A1 (en) | A data processor with breakpoint circuit and method therefor | |
EP2642399A1 (en) | Access method, and multi-core processor system | |
US4839895A (en) | Early failure detection system for multiprocessor system | |
CN112416609A (zh) | 双核模式的模式配置方法及装置 | |
CN111813207B (zh) | 一种芯片化复位装置和继电保护装置 | |
CN102141904A (zh) | 支持中断屏蔽指令的数据处理器 | |
US6463492B1 (en) | Technique to automatically notify an operating system level application of a system management event | |
US20080133838A1 (en) | Data processing device | |
JP2013061783A (ja) | マルチコア・プロセッサ | |
JP4647276B2 (ja) | 半導体回路装置 | |
US20180349253A1 (en) | Error handling for device programmers and processors | |
JP2019020869A (ja) | 車両制御装置 | |
CN114416483A (zh) | 多处理单元的运行状态监控方法、装置、存储介质及设备 | |
JP3863314B2 (ja) | プログラム実行装置 | |
JP2007004364A (ja) | デバッグシステム、デバッグ方法およびプログラム | |
CN107577571B (zh) | 问题定位方法及多核处理器 | |
JP2005293077A (ja) | Cpuの省電力機能を有する機器のデバッグシステム及び方法 | |
JPH1139032A (ja) | マルチcpu型集中監視装置 | |
JP2020071492A (ja) | 情報処理システム | |
JP3185780B2 (ja) | システム監視装置及びその方法 | |
JPS6389941A (ja) | マイクロプロセツサ応用機器の監視制御装置 | |
JP2013148999A (ja) | 制御装置 | |
JPS63200242A (ja) | ホツトスタンバイシステムの系切替え方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210226 |