JP2005293077A - Cpuの省電力機能を有する機器のデバッグシステム及び方法 - Google Patents
Cpuの省電力機能を有する機器のデバッグシステム及び方法 Download PDFInfo
- Publication number
- JP2005293077A JP2005293077A JP2004105434A JP2004105434A JP2005293077A JP 2005293077 A JP2005293077 A JP 2005293077A JP 2004105434 A JP2004105434 A JP 2004105434A JP 2004105434 A JP2004105434 A JP 2004105434A JP 2005293077 A JP2005293077 A JP 2005293077A
- Authority
- JP
- Japan
- Prior art keywords
- power saving
- debug
- cpu
- debugging
- saving mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Debugging And Monitoring (AREA)
Abstract
【解決手段】デバッグ・ターゲット101は、省電力モード検出手段104を具備し、デバッガ102と接続されている。デバッグ・ターゲット101上でデバッグ機能103が動作しており、これが外部のデバッガ102と接続されている。デバッガ102とデバッグ機能103との通信は、タイムアウト時間が設けられており、デバッグ・ターゲット101が省電力状態となった際に、デバッグ機能103との通信がタイムアウトする。省電力モード検出手段104によって省電力状態を検出し、デバッガ102は暴走などによるデバッグ機能103との通信障害とは区別可能になる。デバッグ・ターゲット101にて省電力機能が働いている時はタイムアウトしないようにすることで、デバッグの継続を可能とする。
【選択図】図1
Description
1.スタンバイ・モード:割り込み回路やタイマーなどの一部の周辺回路を除き、演算器などへのクロック供給を停止する。レジスタの内容は保持したままである。
2.サスペンド・モード:割り込み回路を除き、内部回路への動作電圧の印加も停止する。このモードに移行する前に、レジスタの内容はメモリ又はディスクへ退避する。
102 デバッガ
103 デバッグ機能
104 省電力モード検出手段
105 表示装置
106 入力装置
107 記憶装置
Claims (6)
- CPUの省電力機能を有するデバッグ・ターゲットにデバッグ装置を接続したデバッグシステムであって、
前記デバッグ・ターゲットは、CPUの省電力モードを検出して検出信号を出力する省電力モード検出手段を有し、
前記デバッグ装置は、デバッグ中に前記デバッグ・ターゲットから応答が返ってこないタイムアウトが発生すると、前記省電力モード検出手段の検出信号を確認して、前記デバッグ・ターゲットが省電力モードならば、前記デバッグ・ターゲットが通常モードになるまでその状態の確認を続け、前記デバッグ・ターゲットが省電力モードでなければ、エラー処理を行うことを特徴とするCPUの省電力機能を有する機器のデバッグシステム。 - 前記省電力モード検出手段は、前記デバッグ・ターゲットの電源回路の消費電流の減少を検出することによってCPUの省電力モードを検出することを特徴とする請求項1記載のCPUの省電力機能を有する機器のデバッグシステム。
- 前記省電力モード検出手段は、前記デバッグ・ターゲットのCPUの動作モードを示すモード出力を検出することによってCPUの省電力モードを検出することを特徴とする請求項1記載のCPUの省電力機能を有する機器のデバッグシステム。
- CPUの省電力機能を有するデバッグ・ターゲットにデバッグ装置を接続したシステムのデバッグ方法であって、
前記デバッグ装置は、デバッグ中に前記デバッグ・ターゲットから応答が返ってこないタイムアウトが発生すると、前記デバッグ・ターゲットのCPUの省電力モード検出信号を確認して、前記デバッグ・ターゲットが省電力モードならば、前記デバッグ・ターゲットが通常モードになるまでその状態の確認を続け、前記デバッグ・ターゲットが省電力モードでなければ、エラー処理を行うことを特徴とするCPUの省電力機能を有する機器のデバッグ方法。 - 前記デバッグ・ターゲットの電源回路の消費電流の減少を検出することによってCPUの省電力モードを検出することを特徴とする請求項4記載のCPUの省電力機能を有する機器のデバッグ方法。
- 前記デバッグ・ターゲットのCPUの動作モードを示すモード出力を検出することによってCPUの省電力モードを検出することを特徴とする請求項4記載のCPUの省電力機能を有する機器のデバッグ方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004105434A JP4479002B2 (ja) | 2004-03-31 | 2004-03-31 | Cpuの省電力機能を有する機器のデバッグシステム及び方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004105434A JP4479002B2 (ja) | 2004-03-31 | 2004-03-31 | Cpuの省電力機能を有する機器のデバッグシステム及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005293077A true JP2005293077A (ja) | 2005-10-20 |
JP4479002B2 JP4479002B2 (ja) | 2010-06-09 |
Family
ID=35325957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004105434A Expired - Fee Related JP4479002B2 (ja) | 2004-03-31 | 2004-03-31 | Cpuの省電力機能を有する機器のデバッグシステム及び方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4479002B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2002341A2 (en) * | 2006-03-08 | 2008-12-17 | Qualcomm Incorporated | Jtag power collapse debug |
KR20130130308A (ko) * | 2012-05-22 | 2013-12-02 | 삼성전자주식회사 | 디버깅 회로를 위한 클럭 제어 회로를 구비하는 집적 회로 및 이를 포함하는 시스템-온-칩 |
WO2015111106A1 (ja) * | 2014-01-27 | 2015-07-30 | カルソニックカンセイ株式会社 | プロセッサの制御装置及び制御方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9684578B2 (en) | 2014-10-30 | 2017-06-20 | Qualcomm Incorporated | Embedded universal serial bus (USB) debug (EUD) for multi-interfaced debugging in electronic systems |
-
2004
- 2004-03-31 JP JP2004105434A patent/JP4479002B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2002341A2 (en) * | 2006-03-08 | 2008-12-17 | Qualcomm Incorporated | Jtag power collapse debug |
JP2010507135A (ja) * | 2006-03-08 | 2010-03-04 | クゥアルコム・インコーポレイテッド | Jtagの電力崩壊のデバッグ |
JP2013047964A (ja) * | 2006-03-08 | 2013-03-07 | Qualcomm Inc | Jtagの電力崩壊のデバッグ |
KR20130130308A (ko) * | 2012-05-22 | 2013-12-02 | 삼성전자주식회사 | 디버깅 회로를 위한 클럭 제어 회로를 구비하는 집적 회로 및 이를 포함하는 시스템-온-칩 |
KR101992234B1 (ko) * | 2012-05-22 | 2019-06-24 | 삼성전자주식회사 | 디버깅 회로를 위한 클럭 제어 회로를 구비하는 집적 회로 및 이를 포함하는 시스템-온-칩 |
WO2015111106A1 (ja) * | 2014-01-27 | 2015-07-30 | カルソニックカンセイ株式会社 | プロセッサの制御装置及び制御方法 |
US9904352B2 (en) | 2014-01-27 | 2018-02-27 | Calsonic Kansei Corporation | Processor control apparatus and processor control method |
Also Published As
Publication number | Publication date |
---|---|
JP4479002B2 (ja) | 2010-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101782246B1 (ko) | 독립적으로 동작가능한 프로세서들 간에 에러 정보의 제어된 복구를 위한 방법들 및 장치들 | |
TWI475368B (zh) | 電源控制系統及其方法 | |
CN104182243B (zh) | 休眠状态控制系统、计算机系统及其休眠状态检测的方法 | |
JP4886558B2 (ja) | 情報処理装置 | |
JP2016021215A (ja) | 故障診断装置、情報処理装置、故障診断方法、及びプログラム | |
JP2003248598A (ja) | マイクロコントローラ及びマイクロコントローラの故障検出方法 | |
CN101009684B (zh) | 分布式系统中单板工作状态监控装置及方法 | |
JP2004280783A (ja) | マイクロコンピュータ | |
JP4479002B2 (ja) | Cpuの省電力機能を有する機器のデバッグシステム及び方法 | |
JP2010117813A (ja) | デバッグシステム、デバッグ方法、デバッグ制御方法及びデバッグ制御プログラム | |
JP2005267595A (ja) | 電源断サポートを有するデータ処理装置に診断操作を実行する装置と方法 | |
TWI769399B (zh) | 具有除錯記憶體介面之晶片及其除錯方法 | |
JP2004302847A (ja) | Cpuの動作監視方法 | |
JP5336916B2 (ja) | 半導体装置 | |
JPH10207586A (ja) | コンピュータの電源オフ制御方式 | |
JP4647276B2 (ja) | 半導体回路装置 | |
JP2005275818A (ja) | 電子機器装置のシャットダウン方法 | |
TWM556046U (zh) | 網路切換控制系統 | |
TWI393002B (zh) | 中斷接腳的異常狀態偵測方法 | |
JP2017199180A (ja) | 画像処理装置 | |
JP2009110110A (ja) | 監視制御システム、監視制御方法、および監視制御プログラム | |
JP2004280789A (ja) | 半導体集積回路装置およびマイクロコンピュータ開発支援装置 | |
JP2005235047A (ja) | 電源瞬断デバッグ装置およびその方法を実現するためのプログラムを記録した記録媒体 | |
TW201820134A (zh) | 電子裝置及電子裝置之操作方法 | |
JP2004192489A (ja) | 電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070213 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080508 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100222 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100307 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |