TWI393002B - 中斷接腳的異常狀態偵測方法 - Google Patents

中斷接腳的異常狀態偵測方法 Download PDF

Info

Publication number
TWI393002B
TWI393002B TW098131997A TW98131997A TWI393002B TW I393002 B TWI393002 B TW I393002B TW 098131997 A TW098131997 A TW 098131997A TW 98131997 A TW98131997 A TW 98131997A TW I393002 B TWI393002 B TW I393002B
Authority
TW
Taiwan
Prior art keywords
interrupt
pin
detecting
interrupt pin
abnormal state
Prior art date
Application number
TW098131997A
Other languages
English (en)
Other versions
TW201111980A (en
Inventor
Ying Chih Lu
Szu Hsien Lee
Original Assignee
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Corp filed Critical Inventec Corp
Priority to TW098131997A priority Critical patent/TWI393002B/zh
Priority to US12/614,655 priority patent/US8074006B2/en
Publication of TW201111980A publication Critical patent/TW201111980A/zh
Application granted granted Critical
Publication of TWI393002B publication Critical patent/TWI393002B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Description

中斷接腳的異常狀態偵測方法
本發明是有關於一種電腦系統的異常偵測方法，且特別是有關於一種中斷針腳的異常偵測方法。
一般而言，在作業系統下，倘若在未執行其他軟體而中央處理器(Center Processing Unit，CPU)卻總是在忙碌狀態時(例如CPU的使用率總是在接近100%)，使用者必須藉由其經驗來猜測是由何者造成CPU為忙碌狀態。
舉例來說，先將所有驅動程式移除之後，再觀察CPU的使用率是否恢復正常。倘若CPU的使用率恢復正常，則再進一步尋找出是那個驅動程式所造成。或者，將所有的裝置禁能之後，若CPU的使用率恢復正常，則再尋找是那個裝置造成。再者，若裝置無法禁能，則利用周邊元件介面組態空間(PCI configuration space，PCI=Peripheral Component Interface)中的匯流排啟動者位元(BUS master bit)來抑制裝置之中斷訊號的發出。
然而，傳統方法都是從表像去猜測CPU的使用率異常是由何者所造成，不僅沒有效率，萬一裝置沒有驅動程式或是無法將其禁能，便無法得知是否是由裝置所引起的問題。再者，倘若是由於硬體線接錯誤而造成其一直發出中斷訊號，藉由傳統方法亦無法找到其原因。
本發明提供一種中斷接腳的異常狀態偵測方法，以檢測出發生異常的中斷接腳。
具體而言，本發明提出一種中斷接腳的異常狀態偵測方法，適於一電腦系統。異常狀態偵測方法包括：查詢先進組態與電源介面(Advanced Configuration And Power Interface，ACPI)表格，以取得電腦系統的各中斷接腳的中斷狀態位元；在一固定時間內，一直檢查各中斷狀態位元是否一直維持為一特定值；當其中一中斷接腳的中斷狀態位元在固定時間內一直維持為上述特定值時，判定此中斷接腳發生異常。
在本發明之一實施例中，上述在查詢ACPI表格的步驟之前，更可先判斷中央處理器的使用率是否到達一門檻值，以在中央處理器的使用率到達門檻值時，查詢ACPI表格以進行後續偵測異常中斷接腳的步驟。
在本發明之一實施例中，上述查詢ACPI表格的步驟，可查詢各中斷接腳的暫存器位址，以依據暫存器位址，取得對應的中斷狀態位元。另外，更可依據ACPI表格來取得各中斷接腳的區域接腳號碼。
在本發明之一實施例中，上述在判定中斷接腳發生異常的步驟之後，可將發生異常的中斷接腳的區域接腳號碼轉換為一全域接腳號碼。接著，依據全域接腳號碼取得發生異常的中斷接腳所對應的裝置名稱。之後，記錄異常之中斷接腳的裝置名稱、區域接腳號碼以及對應的IO APIC 識別碼。另外，在判定中斷接腳發生異常之後，更可提示一異常訊息。
在本發明之一實施例中，上述對應的裝置名稱更可透過中斷接腳對應的驅動程式來取得。
在本發明之一實施例中，上述異常狀態偵測方法更包括禁能發生異常的中斷接腳。
在本發明之一實施例中，上述ACPI表格包括複合先進可程式中斷控制器描述表(Multiple APIC Description Table，MADT)、區分系統描述表(Differentiated System Description Table，DSDT)以及固定先進組態與電源介面描述表(Fixed ACPI Description Table，FACP)。
基於上述，本發明藉由檢測中斷接腳的異樣，並列出異常的中斷接腳以及使用此中斷接腳的裝置名稱。據此，可將異常的中斷接腳禁能使得中央處理器的使用率恢復正常。並且，開發人員能夠藉由量測中斷接腳的路徑找出發生異常的問題點進而將其修復。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
在作業系統下，若在未執行其它軟體而中央處理器幾乎總是處於接近100%的使用率時，使用者必須藉由其經驗來猜測是由何者造成中央處理器為忙碌狀態。為此，本發明提出一種中斷接腳的異常狀態偵測方法，藉由檢測中斷接腳是否發生異常，並列出發生異常的中斷接腳及使用此中斷接腳的裝置名稱。為了使本發明之內容更為明瞭，以下特舉實施例作為本發明確實能夠據以實施的範例。
為了方便說明，在以下實施例中，例如是藉由安裝一應用軟體至電腦系統的儲存單元中，以執行中斷接腳的異常狀態偵測方法。此應用軟體例如是利用C語言、Java語言等程式語言所撰寫之，以藉由電子自動化的方式完成中斷接腳的異常狀態偵測方法。然在此並不以此侷限其應用範圍。
圖1是依照本發明一實施例所繪示的中斷接腳的異常狀態偵測方法的流程圖。本實施例是用於偵測電腦系統的中斷接腳是否發生異常。在本實施例中，電腦系統的作業系統是在先進可程式中斷控制器(Advanced Programmable Interrupt Controller，APIC)模式下運行。在此，電腦系統的中央處理器內部配置有本地APIC(Local APIC)單元，此外更具有輸入輸出APIC(IO APIC)單元，藉由IO APIC單元來處理輸入輸出裝置所發出的中斷訊息，且Local APIC與IO APIC則分別具有各自的識別碼。例如，假設電腦系統具有兩個Local APIC以及兩個IO APIC，則其識別碼分別為0~3。
請參照圖1，首先，在步驟S105中，查詢先進組態與電源介面(Advanced Configuration And Power Interface，ACPI)表格，以取得電腦系統的各中斷接腳的中斷狀態位元。在本實施例中，ACPI表格包括複合先進可程式中斷控制器描述表(Multiple APIC Description Table，MADT)、區分系統描述表(Differentiated System Description Table，DSDT)以及固定先進組態與電源介面描述表(Fixed ACPI Description Table，FADT)。
其中，MADT包括各個IO APIC的記憶體映射式輸入輸出(Memory-Mapped I/O，MMIO)的位址以及IO APIC的識別碼。FADT包括系統控制中斷訊號(System Control Interrupt，SCI)的全域接腳號碼(global pin number)。DSDT包括各中斷接腳所對應的裝置名稱。
在此，可藉由查詢MADT而取得電腦系統中每一個IO APIC的MMIO位址，再透過MMIO而分別獲得各個IO APIC上所有中斷接腳的區域接腳號碼以及中斷狀態位元。其中，每個中斷接腳都有一個對應的暫存器位址，以存放中斷狀態位元。例如，當中斷狀態位元為0時，表示此中斷接腳目前為閒置狀態(idle status)；當中斷狀態位元為1時，表示此中斷接腳目前為未決狀態(pending status)。
值得一提的是，當未執行任何軟體而中央處理器處於忙碌狀態時，開始執行本實施例之異常狀態偵測方法。例如，在作業系統並未執行其他軟體時，判斷中央處理器的使用率是否到達一門檻值(例如，90%或接近100%，可由使用者自行設定)。若作業系統並未執行其他軟體，而中央處理器的使用率已到達上述門檻值，則表示目前可能出現異常狀態，因此，開始執行本實施例之異常狀態偵測方法，據以找出異常的中斷接腳。
接著，在取得各中斷接腳的中斷狀態位元之後，如步驟S110所示，在一段固定時間內，一直檢查各中斷狀態位元是否一直維持為一特定值，據以判斷對應的中斷接腳是否發生異常。也就是說，依序檢查每一個中斷接腳是否發生異常。
當中斷狀態位元在固定時間內一直維持為上述特定值時，如步驟S115所示，判定此中斷狀態位元對應的中斷接腳發生異常。反之，當中斷狀態位元在固定時間內發生變化時(例如，中斷狀態位元被清空)，如步驟S120所示，判定此中斷狀態位元對應的中斷接腳未發生異常。
一般而言，倘若中斷接腳傳送中斷訊號而觸發中央處理器，則此中斷訊號對應的驅動程式便會開始執行以服務此中斷訊號。在合理狀態之下，在經過一段固定時間之後(表示此中斷訊號已被服務完畢)，中斷狀態位元會被清空。因此，若在一段固定時間內，中斷狀態位元持續一直維持在一特定值(例如為1)之下，即為不合理的狀態。如此狀況可能是對應的裝置發出的中斷訊號為不合理，或者是硬體接線錯誤而導致中斷接腳不斷地發出中斷訊號。
舉例來說，可將上述固定時間設定為0.5秒。當中斷狀態位元在0.5秒內一直為1時，代表此中斷接腳的中斷訊號無法被服務，因此判定此中斷狀態位元對應的中斷接腳發生異常。
以下再舉一實施例來說明當判定中斷接腳發生異常後的處理流程。圖2是依照本發明一實施例所繪示的記錄異常中斷接腳方法的流程圖。請參照圖2，如步驟S205所示，在檢查出異常之中斷接腳之後，將異常之中斷接腳的區域接腳號碼轉換為全域接腳號碼(global pin number)。由於ACPI的DSDT ASL code所描述的中斷向量表所使用為全域接腳號碼，因此為了方便後續處理，便將區域接腳號碼轉換為全域接腳號碼。
舉例來說，圖3是依照本發明一實施例所繪示的電腦系統的示意圖。在本實施例中，周邊元件介面(Peripheral Component Interface，PCI)裝置310與320分別連接至IO APIC單元330與340。在此，IO APIC單元330與340的識別碼分別為2與3。識別碼為2的IO APIC單元330的各中斷接腳，其全域接腳號碼即等於區域接腳號碼；而識別碼為3的IO APIC單元340的各中斷接腳，其全域接腳號碼即是識別碼為2的IO APIC單元的接腳數目加上各區域接腳號碼，如下表所示。
之後，在步驟S210中，依據全域接腳號碼取得對應的裝置名稱。例如，查詢DSDT以依據全域接腳號碼來取得異常之中斷接腳的裝置名稱。而DSDT是依據先進架構電源介面源語言(ACPI Source Language，ASL)碼而設計。透過DSDT可以得知目前哪幾個中斷接腳由哪些裝置來使用。
值得注意的是，倘若為非隨插即用(Non Plug and Play，Non-PnP)裝置(例如系統計時器)，可藉由其硬體識別碼(hardware identification，HID)來取得相對應的裝置名稱。另外，若為PnP裝置(例如PCI裝置)，能用其周邊元件介面組態空間(PCI configuration space，PCI=Peripheral Component Interface)上之裝置識別碼及製造商識別碼來取得其裝置名稱。此外，倘若這些裝置具有對應的驅動程式，則透過驅動程式可以取得更精確的裝置名稱。
舉例來說，圖4A與圖4B是依照本發明一實施例所繪示的ASL碼的部分示意圖。其中，圖4A為PCI裝置310、320於ASL碼之中斷接腳的相關資訊，圖4B為系統計時器360於ASL碼之中斷接腳的相關資訊。
在圖4A中，以全域接腳號碼26(即IO APIC單元340的中斷接腳2)而言，其在DSDT中對應的資訊為“Package(){0x0005FFFF,0,0,26}”，其中“0x0005”即為PCI裝置編號(PCI device number)。藉由PCI匯流排編號(PCI Bus number)、PCI裝置編號(PCI device number)便能獲得其周邊元件介面組態空間(PCI configuration space)上之裝置識別碼及製造商識別碼，再藉由製造商識別碼及裝置識別碼便能夠取得PCI裝置320的製造商及裝置名稱。
在圖4B中，“IRQNoFlags(){0}”代表全域接腳號碼0，也就是IO APIC單元330的區域接腳號碼0。其中，“Name(_HID,EISAID("PNP0100"))”記錄了HID，為“PNP0100”。據此，藉由HID便能夠獲得系統計時器360的裝置名稱。
另外，值得一提的是，更可查詢FADT來取得SCI的全域接腳號碼，藉此可以得知是否是由SCI造成異常。換言之，當檢查到IO APIC單元330的中斷接腳INT 9發生異常時，透過查詢FADT可得知INT 9是用來接收SCI，據此便可判定系統異常可能是由於SCI所引起。
之後，返回圖2，在步驟S215中，記錄異常之中斷接腳的資訊，例如，裝置名稱、區域接腳號碼以及IO APIC單元的識別碼，以作為使用者進行維護的參考。另外，更可提示一異常訊息來通知使用者目前系統出現異常狀態。
最後，在步驟S220中，將發生異常的中斷接腳禁能。舉例來說，各中斷接腳對應的暫存器位址中更包括遮罩(mask)位元。其中，遮罩位元為0時，表示此中斷接腳所觸發的中斷訊號能夠傳送出去；遮罩位元為1時，表示此中斷接腳為禁能，而無法傳送任何中斷訊號。據此，在偵測到異常的中斷接腳之後，便可將遮罩位元設定為1，以禁能此中斷接腳。如此一來，系統運作便得以恢復正常。
綜上所述，本發明藉由檢測中斷接腳的異樣，並列出異常的中斷接腳以及使用此中斷接腳的裝置名稱。據此，能夠快速找到異常的中斷接腳，以將異常的中斷接腳禁能使得中央處理器的使用率恢復正常。並且，開發人員能夠藉由量測中斷接腳的路徑有效地找出發生異常的問題點進而將其修復。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
S105~S120．．．本發明一實施例之中斷接腳的異常狀態偵測方法各步驟
S205~S220．．．本發明一實施例之記錄異常中斷接腳方法各步驟
310、320．．．PCI裝置
330、340．．．IO APIC單元
350．．．晶片
360．．．系統計時器
370．．．PCI橋接器
圖1是依照本發明一實施例所繪示的中斷接腳的異常狀態偵測方法的流程圖。
圖2是依照本發明一實施例所繪示的記錄異常中斷接腳方法的流程圖。
圖3是依照本發明一實施例所繪示的電腦系統的示意圖。
圖4A與圖4B是依照本發明一實施例所繪示的ASL碼的部分示意圖。
S105~S120．．．本發明一實施例之中斷接腳的異常狀態偵測方法各步驟

Claims (10)

  1. 一種中斷接腳的異常狀態偵測方法，適於一電腦系統，該異常狀態偵測方法包括：查詢一先進組態與電源介面表格，以取得該電腦系統的多個中斷接腳各自的中斷狀態位元；在一固定時間內，一直檢查各該些中斷狀態位元是否維持為一特定值；以及當該些中斷接腳其中之一的中斷狀態位元在該固定時間內維持為該特定值時，判定該中斷接腳發生異常。
  2. 如申請專利範圍第1項所述之中斷接腳的異常狀態偵測方法，其中在查詢該先進組態與電源介面表格的步驟之前，更包括：判斷一中央處理器的使用率是否到達一門檻值，以在該中央處理器的使用率到達該門檻值時，查詢該先進組態與電源介面表格。
  3. 如申請專利範圍第1項所述之中斷接腳的異常狀態偵測方法，其中查詢該先進組態與電源介面表格的步驟，包括：查詢該些中斷接腳各自的一暫存器位址，以依據該暫存器位址，取得對應的該中斷狀態位元。
  4. 如申請專利範圍第1項所述之中斷接腳的異常狀態偵測方法，其中查詢該先進組態與電源介面表格的步驟，更包括：取得該些中斷接腳各自的區域接腳號碼。
  5. 如申請專利範圍第4項所述之中斷接腳的異常狀態偵測方法，其中在判定該中斷接腳發生異常的步驟之後，更包括：將發生異常的該中斷接腳的區域接腳號碼轉換為一全域接腳號碼；以及依據該全域接腳號碼取得發生異常的該中斷接腳所對應的裝置名稱。
  6. 如申請專利範圍第5項所述之中斷接腳的異常狀態偵測方法，其中依據該全域接腳號碼取得對應的裝置名稱的步驟，包括：透過該中斷接腳對應的一驅動程式取得該裝置名稱。
  7. 如申請專利範圍第5項所述之中斷接腳的異常狀態偵測方法，其中在判定該中斷接腳發生異常的步驟之後，更包括：記錄該中斷接腳的該裝置名稱、該區域接腳號碼以及對應的一先進可程式中斷控制器識別碼。
  8. 如申請專利範圍第1項所述之中斷接腳的異常狀態偵測方法，其中在判定該中斷接腳發生異常的步驟之後，更包括：提示一異常訊息。
  9. 如申請專利範圍第1項所述之中斷接腳的異常狀態偵測方法，更包括：禁能發生異常的該中斷接腳。
  10. 如申請專利範圍第1項所述之中斷接腳的異常狀態偵測方法，其中該先進組態與電源介面表格包括一複合先進可程式中斷控制器描述表(Multiple APIC Description Table，MADT)、一區分系統描述表(Differentiated System Description Table，DSDT)以及一固定先進組態與電源介面描述表(Fixed ACPI Description Table，FACP)。
TW098131997A 2009-09-22 2009-09-22 中斷接腳的異常狀態偵測方法 TWI393002B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098131997A TWI393002B (zh) 2009-09-22 2009-09-22 中斷接腳的異常狀態偵測方法
US12/614,655 US8074006B2 (en) 2009-09-22 2009-11-09 Abnormal status detecting method of interrupt pins

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098131997A TWI393002B (zh) 2009-09-22 2009-09-22 中斷接腳的異常狀態偵測方法

Publications (2)

Publication Number Publication Date
TW201111980A TW201111980A (en) 2011-04-01
TWI393002B true TWI393002B (zh) 2013-04-11

Family

ID=43757592

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098131997A TWI393002B (zh) 2009-09-22 2009-09-22 中斷接腳的異常狀態偵測方法

Country Status (2)

Country Link
US (1) US8074006B2 (zh)
TW (1) TWI393002B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9747225B2 (en) * 2015-05-05 2017-08-29 Microsoft Technology Licensing, Llc Interrupt controller

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5555420A (en) * 1990-12-21 1996-09-10 Intel Corporation Multiprocessor programmable interrupt controller system with separate interrupt bus and bus retry management
US20050022059A1 (en) * 2003-07-07 2005-01-27 Dong Wei Method and apparatus for providing updated processor polling information
TWI259979B (en) * 2003-12-23 2006-08-11 Intel Corp Method and apparatus for processing hot key input using operating system visible interrupt handling
US7562173B2 (en) * 2007-03-23 2009-07-14 Intel Corporation Handling shared interrupts in bios under a virtualization technology environment

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5555420A (en) * 1990-12-21 1996-09-10 Intel Corporation Multiprocessor programmable interrupt controller system with separate interrupt bus and bus retry management
US20050022059A1 (en) * 2003-07-07 2005-01-27 Dong Wei Method and apparatus for providing updated processor polling information
TWI259979B (en) * 2003-12-23 2006-08-11 Intel Corp Method and apparatus for processing hot key input using operating system visible interrupt handling
US7562173B2 (en) * 2007-03-23 2009-07-14 Intel Corporation Handling shared interrupts in bios under a virtualization technology environment

Also Published As

Publication number Publication date
US20110072181A1 (en) 2011-03-24
US8074006B2 (en) 2011-12-06
TW201111980A (en) 2011-04-01

Similar Documents

Publication Publication Date Title
EP0702297B1 (en) A data processor with breakpoint circuit
US7200694B2 (en) Servicing multiple hot-plug events utilizing a common event signal in providing hot-plug attention button support
WO2020239060A1 (zh) 错误恢复的方法和装置
JP2001147836A (ja) マイクロコンピュータデバッグアーキテクチャ及び方法
TWI273264B (en) Test system and method
JP2003296136A (ja) トレース装置
WO2023207571A1 (zh) 一种数据传输方法及装置
US7685473B2 (en) Computer system, method of detecting a stall in a computer system, and signal-bearing medium embodying a program causing a computer system to perform a method of detecting a stall in a computer system
CN105005526A (zh) 一种信息提醒方法及移动终端
US7472310B2 (en) Debugging mechanism and debugging register
TWI393002B (zh) 中斷接腳的異常狀態偵測方法
JP2009193305A (ja) マルチコアｌｓｉ
CN114625639B (zh) 一种基于片上系统的调试方法、系统以及芯片
TW202113866A (zh) 具有除錯記憶體介面之晶片及其除錯方法
JP2014119779A (ja) 半導体装置及びそのデバッグ制御方法
CN114416483A (zh) 多处理单元的运行状态监控方法、装置、存储介质及设备
CN100369009C (zh) 使用系统管理中断信号的监控系统及方法
JP2005332030A (ja) コントローラ
CN112416609A (zh) 双核模式的模式配置方法及装置
JP2011028308A (ja) 半導体装置及びソフトウェア開発支援装置
JP2008059191A (ja) マイクロコントローラとそのデバッグ方法
JP4479002B2 (ja) Ｃｐｕの省電力機能を有する機器のデバッグシステム及び方法
TW202018507A (zh) 主機開機檢測方法及其系統
CN102033799B (zh) 中断接脚的异常状态侦测方法
US7716533B2 (en) System and method for trapping bus cycles

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees