JPS62147538A - マイクロコンピユ−タ使用装置におけるウオツチドツグタイマリセツト方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロコンピュータを使用した装置におけ
るウォッチドッグタイマのリセット方式％式％ 従来、このような分野の技術としては、特開昭５４−５
８１１０号公報に記載されているものがあった。

第３図は、ウォッチドッグタイマによる異常検出機能を
有するマイクロコンピュータを使用した装置の一構成例
を示すブロック図である。同図において、１はマイクロ
コンピュータであり、該マイクロコンピュータ１は割込
み入力ポートａ１出カポートｂ及び異常状態信号を入力
することによって異常処理を実行する異常検出入力ポー
トｃを具備する。２はマイクロコンピュータ１により制
御される回路であり、その状態変化をマイクロコンピュ
ータ１の割込み入力ポートａに入力する割込み要求信号
により知らせる。３はウォッチドッグタイマであり、前
記マイクロコンピュータ１の出力ポートｂから出力され
るウォッチドッグタイマリセット信号を受け、該マイク
ロコンピュータ１がプログラムによって該ウォッチドッ
グタイマリセット信号をハイレベルにする動作とローレ
ベルにする動作とを一定時間内に両方行なわないと該マ
イクロコンピュータ１の異常検出入力ポートＣに異常状
態信号を出力する。

第４図及び第６図は第１図のウォッチドッグタイマによ
る異常検出機能を有するマイクロコンピュータを使用し
た装置の従来のプログラムフローチャート例を示す。

第４図において、プログラムは出力ポートｂのレベルを
ハイレベルにする出力ポートハイ処理（ステップ１０１
）と出力ポートｂのレベルをローレベルする出力ポード
ロー処理（ステップ１０２）及び主処理（ステップ１０
３）を順に行い再び出力ポートｂのレベルをハイレベル
にスル出力ポートハイ処理に戻り（ステップ１０１）、
一連の処理を繰り返す。その間に割込み入力ポートａに
割込み要求信号が入力されれば、随時割込みプログラム
を実行割込み処理を行なう（ステップ１０５）。

第５図はマイクロコンピュータ１の出力ポートｂの出力
波形を示す図である。同図に示すように、ウォッチドッ
グタイマ３で定められたある一定の時間内に、該ウォッ
チドッグタイマ３へ複数回のハイレベル及びローレベル
のウォッチドッグタイマリセット信号が入力されるため
、ウォッチドッグタイマ３から異常検出信号は出力され
ず、マイクロコンピュータ１は正常動作を続ける。マイ
クロコンピュータ１で制御される回路２の異常等により
マイクロコンピュータ１の割込み入力ポートａに割込み
信号が入力され続けることによって、またはプログラム
の暴走によって、割込みプログラムから抜けられなくな
ると出力ポートハイ処理、出力ポードロー処理が行なわ
れなくなる。その結果出力ポートｂはハイレベル、また
はローレベルに固定される。従ってウォッチドッグタイ
マ３で定められたある一定の時間内に、ウォッチドッグ
タイマ３へ入力されるウォッチドッグタイマリセット信
号がハイレベル１　ローレベルの一方しか入力されず、
ウォッチドッグタイマ３はマイクロコンピュータ１の異
常検出入力ポートＣに異常検出信号を出力し、マイクロ
コンピュータ１は異常処理を行なう。

また、第６゛図においては、プログラムは主処理（ステ
ップ２０１）を繰り返す。その間に割込み入力ポートａ
に割込み要求信号が入力されれば随時出力ポートｂをハ
イレベルにする出力ポートハイ処理（ステップ２０２）
、出力ポートｂをローレベルにする出カポードロー処Ｆ
ｌ！（ステップ２０３）及び割込み処理（ステップ２０
４）を順に行い復帰する。

第７図は上記第６図に示すプログラムを実行した場合の
マイクロコンピュータ１の出力ポートｂの出力波形図で
ある。同図に示すように、ウォッチドッグタイマ３で定
められたある一定の時間内に、ウォッチドッグタイマ３
へ複数回のハイレベル、ローレベルのウォッチドッグタ
イマリセット信号が入力きれるためウォッチドッグタイ
マ３からは異常信号が出力されず、マイクロコンピュー
タ１を使用した装置は正常動作を続ける。回路２の異常
等により、マイクロコンピュータ１の割込み入力ポート
ａに割込み要求信号が入力されなくなることによって、
またはプログラム暴走等によって、割込みプログラムに
処理が移らなくなると出力ポートハイ処理、出力ポード
ロー処理が行なわれなくなり、出力ポートｂはハイレベ
ル、またはローレベルに固定される。従ってウォッチド
ッグタイマ３で定められたある一定時間内にウォッチド
ッグタイマ３へのウォッチドッグタイマリセット信号が
ハイレベル、ローレベルの一方しか入力されず、ウォッ
チドッグタイマ３は異常信号をマイクロコンピュータ１
の異常検出入力ポートＣに出力し、マイクロコンビニー
り１は異常処理を行なう。

〔発明が解決しようとする問題点〕

しかしながら、第３図に示すシステム構成のマイクロコ
ンピュータを使用した装置を、第４図に示すプログラム
を実行して動作させた場合、マイクロコンピュータ１の
割込み入力ポートａに信号が入力されないことによって
、またはプログラム暴走によって割込みプログラムを実
行せずに主プログラムのみを実行するという異常を検出
することが不可能となるという問題がある。また、第６
図に示すプログラムを実行し動作させる場合、マイクロ
コンピュータ１の割込み入力ポートａに割込み要求信号
が入力され続けることによって、またはプログラム暴走
によって主プログラムを実行せずに割込みプログラムの
みを実行するという異常を検出することが不可能となる
という問題もある。

本発明は上述の点に鑑みてなされたもので、上記の如く
主プログラムのみを実行するという異常、または割込み
プログラムのみを実行するという異常のいずれか一方の
異常が検出できないという問題点を除去し、いずれの異
常も検出できる異常検出機能の優れたマイクロコンピュ
ータ使用装置におけるウォッチドッグタイマリセット方
式を提供することにある。

〔問題点を解決するための手段〕

上記間４点を解決するため本発明は、ウォッチドッグタ
イマ３により異常検出機能を有するマイクロコンピュー
タ１を使用した装置において、ウォッチドッグタイマリ
セット信号をハイレベルにする動作を割込み処理プログ
ラムで行なう時は、主プログラムで該ウォッチドッグタ
イマリセット信号をローレベルにし、ウォッチドッグタ
イマリセット信号をハイレベルにする動作を主プログラ
ムで行なう時は、割込み処理プログラムでローレベルに
するようにウォッチドッグタイマリセット方式を構成し
た。

〔作用〕

上記の如く構成することにより、ウォッチドッグタイマ
３に対するウオッチドックタイマリセット信号をハイレ
ベルにする動作とローレベルにする動作を主プログラム
と割込みプログラムとに分けたので、マイクロコンピュ
ータにより制御される回路２の異常、プログラム暴走等
によって割込みプログラムを実行しなくなる異常、また
は主プログラムを実行しなくなる異常の内異常を検出す
ることが可能となる。

〔実施例〕

以下、本発明の一実施例を図面に基づいて説明する。

第１図は本発明に係るウォッチドッグタイマリセット方
式に用いるプログラムフローチャートである。該プログ
ラムを実行するためのマイクロコンピュータを使用する
装置には、第３図に示すシステム構成の装置を使用する
。

第１図において、プログラムはマイクロコンピュータ１
の出力ポートｂのレベルをローレベルにする出力ポード
ロー処理（ステップ１１）、主処理（ステップ１２）を
順に行い、再び出力ポードロー処理（ステップ１１）に
戻り、一連の処理を繰り返す。この間マイクロコンピュ
ータ１の出力ポートｂはローレベルである。その間に割
込みλカポートａに割込み要求信号が入力されれば、随
時出力ポートｂのレベルをハイレベルにする出力ポート
ハイ処理（ステップ１３）、割込み処理（ステップ１４
）を順に実行する。マイクロコンピュータ１の出力ポー
トｂは割込みプログラムの実行に入るとハイレベルとな
り、主プログラムに復帰して出力ポードロー処理を実行
することにより、出力ポートｂはローレベルになる。

第２図は第１図に示すプログラムの実行により、出力ポ
ートｂの出力を示す波形図である。

ウオッチドックタイマ３で定められたある一定の時間内
に該ウォッチドッグタイマ３へ複数個のハイレベル、ロ
ーレベルの信号が入力されるため、ウォッチドッグタイ
マ３からは、異常状態信号が出力されず、マイクロコン
ピュータ１を使用する装置は正常動作を続ける。入出力
装置の異常によりマイクロコンピュータ１の割込み入力
ポートａに割込み要求信号が入力され続けることによっ
て、またはプログラム暴走等によって、割込みプログラ
ムから抜けられなくなると、出力ポートハイ処理（ステ
ップ１３）のみが実行され、出力ポートｂの出力はハイ
レベルに固定される。従って、ウォッチドッグタイマ３
で定められたある一定時間内にウォッチドッグタイマ３
ヘウオツチドツグタイマリセツト信号としてローレベル
が入力されなくなり、ウォッチドッグタイマ３は異常状
態信号をマイクロコンピュータ１の異常検出入力ポート
Ｃに出力し、マイクロコンピュータ１は異常処理を行な
う。また、入出力装置の異常等によりマイクロコンピュ
ータ１の割込み入力ポートａに割込み要求信号が入力さ
れなくなることによって主プログラムから抜けられなく
なると出力ポードロー処理のみが実行され（ステップ１
２）、出力ポートｂの出力はローレベルに固定される。

従って、ウォッチドッグタイマ３で定められたある一定
の時間内に、ウォッチドッグタイマ３ヘウオツチドツグ
タイマリセツト信号としてハイレベルが入力きれなくな
り、ウォッチドッグタイマ３は異常状態信号をマイクロ
コンピュータ１に出力し、マイクロコンピュータ１は異
常処理を行なう。以上説明したように上記実施例によれ
ば、ウォッチドッグタイマ３に対するマイクロコンピュ
ータ１の出力ポートｂからのウォッチドッグタイマリセ
ット信号をハイレベルにする動作とローレベルにする動
作とを主プログラムと割込みプログラムに分けたので、
マイクロコンピュータ１で制御される回路２の異常及び
プログラム暴走等によって割込みプログラムを実行しな
くなる異常、または主プログラムを実行しなくなる異常
の両異常が検出できることになる。従って、上記従来の
ように、マイクロコンピュータ１の割込みλカポートａ
に信号が入力されないことによって、またはプログラム
暴走によって割込みプログラムを実行せずに主プログラ
ムのみを実行するという異常を検出することが不可能と
なったり、マイクロコンピュータ１の割込み入力ポート
ａに信号入力され続けることによって、またはプログラ
ム暴走によって主プログラムを実行せずに割込みプログ
ラムのみを実行するという異常を検出することが不可能
となるという問題がなくなる。

〔発明の効果〕

以上、説明したように本発明によれば、ウォッチドッグ
タイマリセット信号をハイレベルにする動作を割込み処
理プログラムで行なう時は、該割込みプログラム以外で
該ウォッチドッグタイマリセット信号をローレベルにし
、該ウォッチドッグタイマリセット信号をハイレベルに
する動作を割込み処理プログラム以外で行なう時は、割
込み処理プログラムでローレベルにするようにしたので
、マイクロコンピュータで制御される回路の異常及びプ
ログラム暴走等によって割込みプログラムを実行しなく
なる異常、または主プログラムを実行しなくなる異常の
両異常が検出できるという優れた効果が得られる。

【図面の簡単な説明】

第１図は本発明に係るウォッチドッグタイマリセット方
式に用いるプログラムフローチャート、第２図は第１図
に示すプログラムを実行した場合のマイクロコンピュー
タの出力ポートからの出力波形図、第３図はウォッチド
ッグタイマによる異常検出機能を有するマイクロコンピ
ュータを使用した装置の一構成例を示すブロック図、第
４図は第３図に示す装置を動作させる従来のプログラム
フローチャート、第５図は第４図に示すプログラムを実
行した場合マイクロコンピュータの出力ポートの出力波
形図、第６図は第３図に示す装置を動作させる従来の他
のプログラムフローチャート、第７図は第６図に示すプ
ログラムを実行した場合のマイクロコンピュータの出力
ポートの出力波形図である。 図中、１・・・・マイクロコンピュータ、２・・・・回
路、３・・・・ウォッチドッグタイマ、ａ・・・・割込
み入力ポート、ｂ・・・・出力ポート、Ｃ・・・・異常
検出入力ポート。 第１図 第２図 第３図 第４図 第５図 第６図 第７図

Claims (1)

【特許請求の範囲】
1. 割込み入力ポートと出力ポートと異常検出入力ポートと
   を有するマイクロコンピュータと、該マイクロコンピュ
   ータにより制御されその状態変化を該マイクロコンピュ
   ータの割込み入力ポートに割込み要求信号として入力す
   る回路と、該マイクロコンピュータの出力ポートから出
   力されるウォッチドッグタイマリセット信号を受け該マ
   イクロコンピュータがプログラムによって該ウォッチド
   ッグタイマリセット信号をハイレベルにする動作とロー
   レベルにする動作とを一定時間内に両方行なわない場合
   該マイクロコンピュータの異常検出入力ポートに異常状
   態信号を出力するウォッチドッグタイマとを具備する異
   常検出機能付きマイクロコンピュータ使用装置において
   、前記ウォッチドッグタイマリセット信号をハイレベル
   にする動作を割込み処理プログラムで行なう時は、該割
   込みプログラム以外で該ウォッチドッグタイマリセット
   信号をローレベルにし、該ウォッチドッグタイマリセッ
   ト信号をハイレベルにする動作を割込み処理プログラム
   以外で行なう時は、割込み処理プログラムでローレベル
   にすることを特徴とするマイクロコンピュータ使用装置
   におけるウォッチドッグタイマリセット方式。