JPS6320540A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPS6320540A
JPS6320540A JP16591486A JP16591486A JPS6320540A JP S6320540 A JPS6320540 A JP S6320540A JP 16591486 A JP16591486 A JP 16591486A JP 16591486 A JP16591486 A JP 16591486A JP S6320540 A JPS6320540 A JP S6320540A
Authority
JP
Japan
Prior art keywords
interrupt
control unit
interruption
control part
factor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16591486A
Other languages
English (en)
Other versions
JPH053017B2 (ja
Inventor
Katsuhiro Yagi
八木 且広
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP16591486A priority Critical patent/JPS6320540A/ja
Publication of JPS6320540A publication Critical patent/JPS6320540A/ja
Publication of JPH053017B2 publication Critical patent/JPH053017B2/ja
Granted legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に関し、特にマイクロプログラム
制御部とマイクロプログラム制御部に割込み、マイクロ
プログラム制御部の指示によって動作するバードウェア
制御部とを含んで構成される情報処理装置に関する。
〔従来の技術〕
近年マイクロプログラム制御の情報処理装置がますます
増加の傾向にあるが、マイクロプログラム制御を用いた
装置の一つにマイクロプログラム制御部と、マイクロプ
ログラム制御部に割込みマイクロプログラム制御部の指
示によって動作するハードウェア制御部を持ち、以下の
動作を行う装置がある。
ハードウェア制御部は通常、自分自身の判断で処理を行
っているが、マイクロプログラム制御部の判断や処理が
必要になると、マイクロプログラム制御部に対して割込
みの形で割込みの種別を判断する情報を伴なって割込み
要求を上げ、マイクロプログラム制御部の指示があるま
で動作を中断する。これに対してマイクロプログラム制
御部は、ハードウェア制御部の割込み要因が何であるか
を判断し、ハードウェア制御部に対して割込みに応じた
指示を出す。ハードウェア制御部では、マイクロプログ
ラム制御部の指示によって処理を再開し、再びマイクロ
プログラム制御部の判断や処理を必要とするまで、処理
を続行する。
〔発明が解決しようとする問題点〕
上述した従来の情報処理装置では、ハードウェア制御部
が故障などの原因で誤った割込み要求を上げても、マイ
クロプログラム制御部は上げられた割込み要求に対する
動作指示を与える。
しかし、故障などの原因で誤って割込み要求を上げてい
る場合には、マイクロプログラム制御部がハードウェア
制御部に対して動作指示を与えても割込み要因がリセッ
トされず、同一の割込み要求を繰返し、マイクロプログ
ラム制御部で実行される他の処理が阻害されるという問
題点があった。
また、マイクロプログラム制御部の動作指示によって、
ハードウェア制御部の内部が変化してしまいハードウェ
ア制御部の障害解析の複雑さを招くという問題点もあっ
た。
〔問題点を解決するための手段〕
本発明の装置は、マイクロプログラム制御部と、これに
割込み要求信号と割込みを特定する特定情報とからなる
割込み要求を出力し前記マイクロプログラム制御部から
供給される前記割込み要求に対応した動作指示に応答し
て動作するハードウェア制御部とにより構成される情報
処理装置において、予め発生順序が知られている複数の
割込み要因の何れか1つの発生に応答して前記割込み要
求信号を発生する割込み要求信号発生手段と、前記割込
み要因のそれぞれに対して設けられ前記発生順序と発生
した割込み要因とに基づいて前記マイクロプログラム制
御部から送出される動作指示により次に発生が予測され
る割込み要因に対応する予測信号を発生する予測信号発
生手段と、前記割込み要因のそれぞれに対して設けられ
前記対応する予測信号の供給をうけ発生した割込み要因
が予測されたものであるときには予潤一致信号を発生す
る予測一致信号発生手段と、前記予測一致信号の供給を
うけ前記発生した割込み要因を特定する前記特定情報を
マイクロプログラム制御部に送出する割込み要因特定手
段とを含んで構成される。
〔実施例〕
次に本発明の実施例について図面を参照して説明する。
第1図は本発明の一実施例を示すブロック図である。第
1図の情報処理装置は、ハードウェア制御部1と、マイ
クロプログラム制御部2とを含んで構成され、ハードウ
ェア制御部1は割込要因a〜Cのそれぞれに対応したフ
リップフロラ120〜22と、アンド回路30〜32と
、オア回路40と、エンコーダ50を含んで構成される
ハードウェア制御部1からマイクロプログラム制御部2
へは割込み要求信号60および割込パラメータ51.5
2が、マイクロプログラム制御部2からハードウェア制
御部1へは指示信号70および指示パラメータ71がそ
れぞれ送出される。
第2図はハードウェア制御部1の割込み要因a〜Cの発
生順序を示、した図である。第2図において割込み要因
aの次は割込み要因a又はb、割込み要因すの次は割込
み要因C1割込み要因Cの次は割込み要因aが起こる事
を示している。これ以外の組み合せ、例えば割込み要因
aの次に割込み要因Cの割込みは正常な状態では起こら
ない。
第3図はエンコーダ50の入力と出力との関係を表わし
た図である。第3Mにおいて信号線33が1゛の時、エ
ンコーダ50の出力である割込みパラメータ51.52
は“11”になり割込み要因がaがオンになったことを
示す。信号線33が“O゛で信号線34が1゛の時はエ
ンコーダ50の出力は”10゛になり割込み要因すがオ
ンになったことと示す。さらに信号線33.34がとも
に“0”で信号線35が“1“の時はエンコーダ50の
出力は′01”になり割込み要因Cがオンになったこと
を示し、信号線33,34.35が全て“0”の時には
出力が“00”になり、割込みがエラー割込みであるこ
とを示す。
今ハードウェア制御部1で割込み要因aがオンになり、
この時フリップフロップ20がセット状態にあったとす
ると、割込み要因aはオア回路40を通して、割込要求
信号60となりマイクロプログラム制御部2に送出され
、それと同時に割込み要因aはアンド回路30.エンコ
ーダ50を通して値が“11”の割込みパラメータ51
.52となり、マイクロプログラム制御部2に送出され
る。そしてハードウェア制御部1はマイクロプログラム
制御部2の指示があるまで動作を停止する。
マイクロプログラム制御部2は割込みを受は付けると、
割込みパラメータ51.52が“11”であることより
、割込み要因aが起った事を知り、この割込みに対する
指示を指示信号70と指示パラメータ71とを通して行
う。それと同時に次に予測される割込みに対応するフリ
ップフロップ(ここではフリップフロップ20とフリッ
プフロップ21)をセットし、それ以外をリセットする
ハードウェア制御部1はマイクロプログラム制御部2の
指示を受けると停止中の動作を再開し、再び動き始める
その後、ハードウェア制御部1で割込み要因Cが故障な
どの原因でオンになったとする1割込み要因Cはオア回
路40を通して、割込要求信号60となり、マイクロプ
ログラム制御部2に送出される。しかし、この割込み要
因Cは予測された割込みではないので、フリップフロッ
プ22はセットされていない。このため信号線35は゛
Oパになり、エンコーダ50の入力全てが°0”になる
エンコーダ50の入力全てが“O″であるとエンコーダ
50の出力はOO”となり、エラー割込みであることを
示している。
マイクロプログラム制御部2は割込みを受は付けると割
込みパラメータ51.52を調べこれが“00“である
ことからハードウェア制御部1が障害状態にあることを
知り、ハードウェア制御部1のデータを採取したのちハ
ードウェア制御部1を切り離すなどの障害に対する処置
をすることができる。
以上のように本実施例では予測される割込み要因以外は
すべてエラー割込みとしてマイクロプログラム制御部2
に報知することができ、マイクロプログラム制御部2か
らその後の適切な処置をほどこすことができる。
〔発明の効果〕
以上説明したように本発明には、予測される割込み要因
以外は全てエラー割込みにしマイクロプログラム制御部
に報知することによって、ハードウェア制御部の障害を
早期に発見し、ハードウェア制御部の障害解析を容易に
するとともに、マイクロプログラム制御部で実行される
他の処理を阻害するのを防止できるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図は
ハードウェア制御部1の割込み要因の発生順序を示した
図、第3図はエンコーダ50の入力と出力との関係図で
ある。

Claims (1)

  1. 【特許請求の範囲】 マイクロプログラム制御部と、これに割込み要求信号と
    割込みを特定する特定情報とからなる割込み要求を出力
    し前記マイクロプログラム制御部から供給される前記割
    込み要求に対応した動作指示に応答して動作するハード
    ウェア制御部とにより構成される情報処理装置において
    、 予め発生順序が知られている複数の割込み要因の何れか
    1つの発生に応答して前記割込み要求信号を発生する割
    込み要求信号発生手段と、 前記割込み要因のそれぞれに対して設けられ前記発生順
    序と発生した割込み要因とに基づいて前記マイクロプロ
    グラム制御部から送出される動作指示により次に発生が
    予測される割込み要因に対応する予測信号を発生する予
    測信号発生手段と、 前記割込み要因のそれぞれに対して設けられ前記対応す
    る予測信号の供給をうけ発生した割込み要因が予測され
    たものであるときには予測一致信号を発生する予測一致
    信号発生手段と、 前記予測一致信号の供給をうけ前記発生した割込み要因
    を特定する前記特定情報をマイクロプログラム制御部に
    送出する割込み要因特定手段とを含むことを特徴とする
    情報処理装置。
JP16591486A 1986-07-14 1986-07-14 情報処理装置 Granted JPS6320540A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16591486A JPS6320540A (ja) 1986-07-14 1986-07-14 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16591486A JPS6320540A (ja) 1986-07-14 1986-07-14 情報処理装置

Publications (2)

Publication Number Publication Date
JPS6320540A true JPS6320540A (ja) 1988-01-28
JPH053017B2 JPH053017B2 (ja) 1993-01-13

Family

ID=15821410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16591486A Granted JPS6320540A (ja) 1986-07-14 1986-07-14 情報処理装置

Country Status (1)

Country Link
JP (1) JPS6320540A (ja)

Also Published As

Publication number Publication date
JPH053017B2 (ja) 1993-01-13

Similar Documents

Publication Publication Date Title
MX2015001900A (es) Metodos y aparatos para reducir las fallas de modo comun en los sistemas de control de software relacionados con la seguridad nuclear.
JPS6320540A (ja) 情報処理装置
JP2007011639A (ja) 入出力制御装置,情報制御装置,入出力制御方法及び情報制御方法
JPH053016B2 (ja)
JPS5983438A (ja) プログラム異常検出方式
JPS62279430A (ja) 情報処理装置
KR960012981B1 (ko) 전송시스템의 장애 발생/해제 실시간 처리회로
JPH05143379A (ja) プログラム監視装置
JPS61267810A (ja) 停電検出判定回路
JPS6320633A (ja) 情報処理装置
JPS61169036A (ja) システム監視装置
JPH01120653A (ja) 異常回復処理方式
SU1365086A1 (ru) Устройство дл контрол блоков управлени
JPH11250026A (ja) 並列マルチプロセッサシステムの障害リカバリ方法及び方式
JPH02278457A (ja) デジタル情報処理装置
JPH1020968A (ja) 選択的ハードウェア・リセット回路
JPH02137047A (ja) 入出力制御装置
JPS62123531A (ja) Cpu監視装置
JPS60164844A (ja) 制御回路の故障検出方式
JPS61262853A (ja) 高信頼性コンピユ−タ
JPS6330660B2 (ja)
JPS63282535A (ja) シグナルプロセツサ
JPH06175869A (ja) 二重化計算機システム
JPH0224731A (ja) エラー処理方法
JPH01284947A (ja) 二重化バス切り替え方法