JPS6123202A - 電子回路の異常監視装置 - Google Patents
電子回路の異常監視装置Info
- Publication number
- JPS6123202A JPS6123202A JP59143741A JP14374184A JPS6123202A JP S6123202 A JPS6123202 A JP S6123202A JP 59143741 A JP59143741 A JP 59143741A JP 14374184 A JP14374184 A JP 14374184A JP S6123202 A JPS6123202 A JP S6123202A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reset
- delivered
- cpu1
- produced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Safety Devices In Control Systems (AREA)
- Retry When Errors Occur (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
゛本発明は、例えばエンジン制御用のマイクロコンピュ
ータを含む電子回路の異常時に、マイクロコンピュータ
の暴走を防止するための電子回路の異常監視装置に関す
る。
ータを含む電子回路の異常時に、マイクロコンピュータ
の暴走を防止するための電子回路の異常監視装置に関す
る。
従来、内燃エンジンの作動を制御するためにマイクロコ
ンピュータ（以下ＣＰＵと呼ぶ）を有する電子回路を設
けた種々の制御装置が提案されている。このＣＰＵとウ
ォッチドッグタイマ（以下ＷＤＴと呼ぶ）とは第４図の
如くハード的に接続され、ＣＰＵが正常作動していると
きにはＣＰＵよりＷＤＴへ所定周期のキャンセル信号を
送っている。もしこのキャンセル信号が発生しないとき
には、ＣＰＵが異常と判断してＷＤＴよりＣＰＵヘリセ
ント信号を送るように構成されている（例えば特開昭５
７−５０００４号公報参照）。この構成の場合、メモＩ
Ｊ（ＲＯＭ）が破壊されてＣＰＵが正常動作不可能なと
きでも、ＷＤＴよりリセット信号が所定周期で繰返し発
生し、その結果、ＣＰＵが周期的に初期化されて作動し
て不適切な出力を発生する場合があり好ましくない。
ンピュータ（以下ＣＰＵと呼ぶ）を有する電子回路を設
けた種々の制御装置が提案されている。このＣＰＵとウ
ォッチドッグタイマ（以下ＷＤＴと呼ぶ）とは第４図の
如くハード的に接続され、ＣＰＵが正常作動していると
きにはＣＰＵよりＷＤＴへ所定周期のキャンセル信号を
送っている。もしこのキャンセル信号が発生しないとき
には、ＣＰＵが異常と判断してＷＤＴよりＣＰＵヘリセ
ント信号を送るように構成されている（例えば特開昭５
７−５０００４号公報参照）。この構成の場合、メモＩ
Ｊ（ＲＯＭ）が破壊されてＣＰＵが正常動作不可能なと
きでも、ＷＤＴよりリセット信号が所定周期で繰返し発
生し、その結果、ＣＰＵが周期的に初期化されて作動し
て不適切な出力を発生する場合があり好ましくない。
Ｃ発明の目的〕
本発明の目的は、上記点に鑑み、リセット信号が繰返し
発生する場合にはリセット状態を強制的に保持してＣＰ
Ｕの異常動作を確実に防止できる電子回路の異常監視装
置を提供することにある。
発生する場合にはリセット状態を強制的に保持してＣＰ
Ｕの異常動作を確実に防止できる電子回路の異常監視装
置を提供することにある。
本発明によれば、マイクロコンピュータを備える電子回
路において、前記マイクロコンピュータ内で周期的に発
生ずるパルスの周期を検出し、所定期間中に前記パルス
が発生しないとき異常信号を出力する周期検出回路と、
前記異常信号の出力時に前記マイクロコンピュータをリ
セットすると共に、前記異常信号が所定個以上連続的に
発生したときリセット状態を保持するリセット信号発生
手段とを含むことを特徴とする。
路において、前記マイクロコンピュータ内で周期的に発
生ずるパルスの周期を検出し、所定期間中に前記パルス
が発生しないとき異常信号を出力する周期検出回路と、
前記異常信号の出力時に前記マイクロコンピュータをリ
セットすると共に、前記異常信号が所定個以上連続的に
発生したときリセット状態を保持するリセット信号発生
手段とを含むことを特徴とする。
以下、本発明を図に示す一実施例により説明する。１は
マイクロコンピュータ（ＣＰＵ） で、ＣＰＵが正常動
作しているときには所定周期でキャンセル信号へを発生
するように構成されている。
マイクロコンピュータ（ＣＰＵ） で、ＣＰＵが正常動
作しているときには所定周期でキャンセル信号へを発生
するように構成されている。
２は周期検出回路をなすウォッチドッグタイマ（ＷＤＴ
）で、所定期間中に前記キャンセル信号Ａが発生しない
とき異常検出信号Ｂをリセット信号として発生する。３
はＮＯＲゲート、４は保持回路で、ＷＤＴ２の異常検出
信号Ｂの発生回数を計数すると共に、ＣＰＵＩのキャン
セル信号へを受けると計数結果がリセットされる内部カ
ウンタを有し、このカウンタの計数値が設定値に達する
とリセット保持信号Ｅを発生するように構成されている
。ＮＯＲゲート３は異常検出信号Ｂまたはリセット保持
信号Ｅを論理和しリセット信号Ｆとして出力する。
）で、所定期間中に前記キャンセル信号Ａが発生しない
とき異常検出信号Ｂをリセット信号として発生する。３
はＮＯＲゲート、４は保持回路で、ＷＤＴ２の異常検出
信号Ｂの発生回数を計数すると共に、ＣＰＵＩのキャン
セル信号へを受けると計数結果がリセットされる内部カ
ウンタを有し、このカウンタの計数値が設定値に達する
とリセット保持信号Ｅを発生するように構成されている
。ＮＯＲゲート３は異常検出信号Ｂまたはリセット保持
信号Ｅを論理和しリセット信号Ｆとして出力する。
第２図は保持回路４の一具体例であり、５はＤ型フリッ
プフロップ、６は１０進ジヨンソンカウンタである。
プフロップ、６は１０進ジヨンソンカウンタである。
上記構成によると、ｃｐｕｉが正常に機能している時は
、キャンセル信号Ａ（第３図Ａ）が出力されており、Ｗ
ＤＴ２から異常検出信号Ｂは出力されない。しかし、Ｃ
Ｐ Ｕ Ｉ内のＲＯＭ破壊等の為に、ＣＰＵＩが暴走す
ると、ＣＰＵＩよりキャンセル信号へが出力されず、Ｗ
ＤＴ２から異常検出信号Ｂ（第３図Ｂ）が出力され、Ｎ
ＯＲゲート３よりリセット信号Ｆ（第３図Ｆ）として出
力される。一時的な暴走であれば、第３図Ｆ中のリセッ
ト信号Ｆ１の如く、１回のリセット動作で、ＣＰＵＩは
、正常に復帰するが、ＲＯＭ破壊等の場合には、ＣＰＵ
は復帰せず、従って、リセット信号を出力しつづける。
、キャンセル信号Ａ（第３図Ａ）が出力されており、Ｗ
ＤＴ２から異常検出信号Ｂは出力されない。しかし、Ｃ
Ｐ Ｕ Ｉ内のＲＯＭ破壊等の為に、ＣＰＵＩが暴走す
ると、ＣＰＵＩよりキャンセル信号へが出力されず、Ｗ
ＤＴ２から異常検出信号Ｂ（第３図Ｂ）が出力され、Ｎ
ＯＲゲート３よりリセット信号Ｆ（第３図Ｆ）として出
力される。一時的な暴走であれば、第３図Ｆ中のリセッ
ト信号Ｆ１の如く、１回のリセット動作で、ＣＰＵＩは
、正常に復帰するが、ＲＯＭ破壊等の場合には、ＣＰＵ
は復帰せず、従って、リセット信号を出力しつづける。
この時のＷＤＴ２より発生する異常検出信号Ｂをカウン
タ６に計数記憶し、この場合異當検出信号Ｂすなわちリ
セット信号が５回発生した時点でカウンタ６の出力Ｑ５
より信号Ｄ（第３図Ｄ）を出力する。この信号りをクロ
ックとしてフリップフロップ５の出力ＱがＬレベルから
■］レヘルに反転する。すなわぢ保持信号Ｅ（第３図Ｅ
）である。そこでＮＯＲゲート３を通してリセット保持
信号Ｆ２（第３図Ｆ）を出力し、ＣＰＵＩは常時リセッ
ト状態を保つことができる。
タ６に計数記憶し、この場合異當検出信号Ｂすなわちリ
セット信号が５回発生した時点でカウンタ６の出力Ｑ５
より信号Ｄ（第３図Ｄ）を出力する。この信号りをクロ
ックとしてフリップフロップ５の出力ＱがＬレベルから
■］レヘルに反転する。すなわぢ保持信号Ｅ（第３図Ｅ
）である。そこでＮＯＲゲート３を通してリセット保持
信号Ｆ２（第３図Ｆ）を出力し、ＣＰＵＩは常時リセッ
ト状態を保つことができる。
なお、この保持状態は保持回路４を含む主電源をｙｇＩ
折することによって解除できる。
折することによって解除できる。
また、保持信号Ｅを用いて第１図中破線で示す如く警報
回路７を作動させ、その旨を運転者に知らせるようにし
ても良い。
回路７を作動させ、その旨を運転者に知らせるようにし
ても良い。
以上述べた如く本発明によれば、ＣＰＵ内の８０Ｍ破壊
等によりリセット信号が繰返し発生する場合には、リセ
ット状態を強制的に保持してＣＰＵの暴走や異常動作を
確実に防止できる。
等によりリセット信号が繰返し発生する場合には、リセ
ット状態を強制的に保持してＣＰＵの暴走や異常動作を
確実に防止できる。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図中保持回路の一具体例を示す回路図、第３図は本
発明の作動説明に用いる信号波形図、第４図は従来例を
示すブロック図である。 １・・・マイクロコンピュータ（ＣＰＵ）、２・・・ウ
ォッチドッグタイマ（ＷＤＴ）、３・・・ＮＯＲゲート
、４・・・保持回路。
第１図中保持回路の一具体例を示す回路図、第３図は本
発明の作動説明に用いる信号波形図、第４図は従来例を
示すブロック図である。 １・・・マイクロコンピュータ（ＣＰＵ）、２・・・ウ
ォッチドッグタイマ（ＷＤＴ）、３・・・ＮＯＲゲート
、４・・・保持回路。
Claims (1)
- マイクロコンピュータを備える電子回路において、前記
マイクロコンピュータ内で周期的に発生するパルスの周
期を検出し、所定期間中に前記パルスが発生しないとき
異常信号を出力する周期検出回路と、前記異常信号の出
力時に前記マイクロコンピュータをリセットすると共に
、前記異常信号が所定個以上連続的に発生したときリセ
ット状態を保持するリセット信号発生手段とを含むこと
を特徴とする電子回路の異常監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59143741A JPS6123202A (ja) | 1984-07-10 | 1984-07-10 | 電子回路の異常監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59143741A JPS6123202A (ja) | 1984-07-10 | 1984-07-10 | 電子回路の異常監視装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6123202A true JPS6123202A (ja) | 1986-01-31 |
Family
ID=15345933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59143741A Pending JPS6123202A (ja) | 1984-07-10 | 1984-07-10 | 電子回路の異常監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6123202A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01312638A (ja) * | 1988-06-13 | 1989-12-18 | Fuji Electric Co Ltd | マイクロプロセッサの異常監視リトライ制御装置 |
| US6832337B2 (en) | 2000-04-28 | 2004-12-14 | Denso Corporation | Method and apparatus for monitoring microcomputer in electronic control unit |
| JP2005250524A (ja) * | 2004-03-01 | 2005-09-15 | Mitsubishi Electric Corp | コンピュータシステム |
| US7137036B2 (en) | 2002-02-22 | 2006-11-14 | Oki Electric Industry Co., Ltd. | Microcontroller having an error detector detecting errors in itself as well |
| JP2012137877A (ja) * | 2010-12-24 | 2012-07-19 | Toshiba Corp | 二次電池装置、プロセッサ、監視プログラム、および、車両 |
| JP2014019416A (ja) * | 2012-07-24 | 2014-02-03 | Hitachi Automotive Systems Ltd | 車両制御装置 |
| JP2016147585A (ja) * | 2015-02-12 | 2016-08-18 | 株式会社デンソー | 電子制御装置 |
-
1984
- 1984-07-10 JP JP59143741A patent/JPS6123202A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01312638A (ja) * | 1988-06-13 | 1989-12-18 | Fuji Electric Co Ltd | マイクロプロセッサの異常監視リトライ制御装置 |
| US6832337B2 (en) | 2000-04-28 | 2004-12-14 | Denso Corporation | Method and apparatus for monitoring microcomputer in electronic control unit |
| US7137036B2 (en) | 2002-02-22 | 2006-11-14 | Oki Electric Industry Co., Ltd. | Microcontroller having an error detector detecting errors in itself as well |
| JP2005250524A (ja) * | 2004-03-01 | 2005-09-15 | Mitsubishi Electric Corp | コンピュータシステム |
| JP4613019B2 (ja) * | 2004-03-01 | 2011-01-12 | 三菱電機株式会社 | コンピュータシステム |
| JP2012137877A (ja) * | 2010-12-24 | 2012-07-19 | Toshiba Corp | 二次電池装置、プロセッサ、監視プログラム、および、車両 |
| JP2014019416A (ja) * | 2012-07-24 | 2014-02-03 | Hitachi Automotive Systems Ltd | 車両制御装置 |
| JP2016147585A (ja) * | 2015-02-12 | 2016-08-18 | 株式会社デンソー | 電子制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4956842A (en) | Diagnostic system for a watchdog timer | |
| JPS60263235A (ja) | マイクロコンピユ−タシステム | |
| JPS6123202A (ja) | 電子回路の異常監視装置 | |
| JP2593915B2 (ja) | ダブルマイコンシステム暴走防止回路 | |
| JPH0463417B2 (ja) | ||
| JP2018163498A (ja) | 監視回路 | |
| JP3164360B2 (ja) | ウォッチドッグ回路を有するマイクロプロセッサ回路装置及びそのプロセッサプログラムの流れを監視する方法 | |
| JP6450094B2 (ja) | 定周期信号監視回路及び負荷制御用バックアップ信号発生回路 | |
| JPS5981745A (ja) | マイクロコンピユ−タの誤動作防止装置 | |
| JPH11203173A (ja) | ウオッチドッグタイマ回路 | |
| JPH0218633A (ja) | マイクロプロセッサ暴走監視・再起動回路 | |
| JPS622685Y2 (ja) | ||
| JPS6343770B2 (ja) | ||
| JPS63261448A (ja) | マイクロコンピユ−タ | |
| JPS611552A (ja) | 車輛用制御装置 | |
| JP2009122747A (ja) | マイコン動作監視回路 | |
| JPS60221845A (ja) | マイクロコンピユ−タシステム | |
| JPH04369740A (ja) | ウォッチドグタイマ付制御装置 | |
| JP2000035903A (ja) | マイクロコンピュータの暴走監視装置 | |
| JPH0342738A (ja) | コンピュータシステムの監視制御装置 | |
| JPH0371240A (ja) | ウォッチ・ドッグ・タイマ回路 | |
| JPS61123943A (ja) | マイクロプロセツサ装置 | |
| JPH02278348A (ja) | マイクロコンピュータの誤動作防止装置 | |
| JPH0245839A (ja) | ウオツチ・ドツグ・タイマ禁止回路 | |
| KR20030066389A (ko) | 프로세서의 동작을 감시하기 위한 방법 및 회로 장치 |