JPS60221845A - マイクロコンピユ−タシステム - Google Patents
マイクロコンピユ−タシステムInfo
- Publication number
- JPS60221845A JPS60221845A JP59078061A JP7806184A JPS60221845A JP S60221845 A JPS60221845 A JP S60221845A JP 59078061 A JP59078061 A JP 59078061A JP 7806184 A JP7806184 A JP 7806184A JP S60221845 A JPS60221845 A JP S60221845A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- circuit
- microprocessor
- clock
- predetermined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の分野）
この発明はマイクロコンピュータシステムに関し、特に
マイクロコンピュータのハードウェア異常を検出するウ
ォッチドッグタイマ回路の安全性保証システムに関する
。
マイクロコンピュータのハードウェア異常を検出するウ
ォッチドッグタイマ回路の安全性保証システムに関する
。
（従来技術とその問題点）
従来のマイクロコンピュータシステムにあっては、マイ
クロコンピュータの外部に上記のウォッチドッグタイマ
回路を設け、このクロック源をマイクロコンピュータの
システムクロックとは独立した所定のタイマクロックで
駆動させるものとし、これによりシステムクロックのク
ロック源が故障しても、マイク［１コンピユータのハー
ドウェア異常を検出し得るようにするのが一般的であっ
た。
クロコンピュータの外部に上記のウォッチドッグタイマ
回路を設け、このクロック源をマイクロコンピュータの
システムクロックとは独立した所定のタイマクロックで
駆動させるものとし、これによりシステムクロックのク
ロック源が故障しても、マイク［１コンピユータのハー
ドウェア異常を検出し得るようにするのが一般的であっ
た。
しかしながら、このような従来システムにあっては、つ
Ａフチドック９１フ回路のクロック源がシステムクロッ
ク源から独立しているため、システム側からは、そのウ
ォッチドッグタイマ回路のり０ツク源が故障した際、こ
れを検出づることが不可能であった。その結果、ウォッ
チドッグタイマ回路のクロック源が故障していても、マ
イクロコンピュータは無関係に動作することになり、従
って、その後システム故障によりマイクロコンビュータ
が暴走しても、ウォッチドッグタイマ回路によりこれを
制止することができない。
Ａフチドック９１フ回路のクロック源がシステムクロッ
ク源から独立しているため、システム側からは、そのウ
ォッチドッグタイマ回路のり０ツク源が故障した際、こ
れを検出づることが不可能であった。その結果、ウォッ
チドッグタイマ回路のクロック源が故障していても、マ
イクロコンピュータは無関係に動作することになり、従
って、その後システム故障によりマイクロコンビュータ
が暴走しても、ウォッチドッグタイマ回路によりこれを
制止することができない。
（発明の目的）
この発明は、係る問題点に鑑みなされたものであり、そ
の目的は、マイクロコンピュータによってウォッチドッ
グタイマ回路の異常を検出して、システムのハードウェ
ア故障時の安全性を保証することに走る。
の目的は、マイクロコンピュータによってウォッチドッ
グタイマ回路の異常を検出して、システムのハードウェ
ア故障時の安全性を保証することに走る。
（発明の構成と効果）
この発明は、上２の目的を達成するために、所定のシス
テムクロックで動作し、かつ所定のシステムプログラム
をマイクロプロセッサで実行Ｊ゛るマイクロコンピュー
タと； 前記マイクロコンピュータの外部に設けられ、かつ前記
システムクロックとは独立した所定のタイマクロックを
所定のカウンタにより所定数だけカウントして設定時間
を計時し、計時完了とともに前記マイクロコンピュータ
のマイクロプロセッサに強制的にリセットをかけるウォ
ッチドッグタイマ回路とを備え； 前記マイクロプロセッサのシステムプログラムには、シ
ステム動作が正常なときに限り、前記カウンタに対して
設定時間前にリセット出力が発せられる処理が含まれて
なるマイクロコンピュータシステムにおいて： 前記マイクロコンピュータのシステムプログラムに、前
記タイマクロックの状態を監視し、これが異常な場合に
は、外部へその旨の出力を発する処理を含めたことを特
徴とする。
テムクロックで動作し、かつ所定のシステムプログラム
をマイクロプロセッサで実行Ｊ゛るマイクロコンピュー
タと； 前記マイクロコンピュータの外部に設けられ、かつ前記
システムクロックとは独立した所定のタイマクロックを
所定のカウンタにより所定数だけカウントして設定時間
を計時し、計時完了とともに前記マイクロコンピュータ
のマイクロプロセッサに強制的にリセットをかけるウォ
ッチドッグタイマ回路とを備え； 前記マイクロプロセッサのシステムプログラムには、シ
ステム動作が正常なときに限り、前記カウンタに対して
設定時間前にリセット出力が発せられる処理が含まれて
なるマイクロコンピュータシステムにおいて： 前記マイクロコンピュータのシステムプログラムに、前
記タイマクロックの状態を監視し、これが異常な場合に
は、外部へその旨の出力を発する処理を含めたことを特
徴とする。
このような構成によれば、ウォッチドッグタイマ回路の
異常を検出してシステムのハードウェア故障時の安全性
を保証することができる。
異常を検出してシステムのハードウェア故障時の安全性
を保証することができる。
（実施例の説明）
第１図は、この発明を適用したマイクロコンピュータシ
ステムの全体の概略構成を示ずブロック図である。この
マイクロコンピュータシステムは、マイクロプロセッサ
２によって実行される所定のシステムプログラムを格納
したＲＯＭ３．１５よびマイクロプロセッサ２によって
各種制御データの一時記憶エリアとして使われるＲＡＭ
４とを有するマイクロコンピュータ１と、外部入力信号
が与えられるインターフェイス５と、外部用り信号を送
出する出力回路６と、発振回路８およびカウンタ９を有
するウォッチドッグタイマ回路７と、発振回路１１およ
びカウンタ１２を有する第２のタイマ回路１０と、ＯＲ
ゲート１３およびＮＯＲゲート１４と、発光ダイオード
１５とを備えている。
ステムの全体の概略構成を示ずブロック図である。この
マイクロコンピュータシステムは、マイクロプロセッサ
２によって実行される所定のシステムプログラムを格納
したＲＯＭ３．１５よびマイクロプロセッサ２によって
各種制御データの一時記憶エリアとして使われるＲＡＭ
４とを有するマイクロコンピュータ１と、外部入力信号
が与えられるインターフェイス５と、外部用り信号を送
出する出力回路６と、発振回路８およびカウンタ９を有
するウォッチドッグタイマ回路７と、発振回路１１およ
びカウンタ１２を有する第２のタイマ回路１０と、ＯＲ
ゲート１３およびＮＯＲゲート１４と、発光ダイオード
１５とを備えている。
ウォッチドッグタイマ回路７は、マイクロコンピュータ
１にハードウェア異常またはプログラムの暴走等が生じ
たとぎに、マイクロプロセッサ２を強制的にリセットす
るためのもので、このウォッチドッグタイマ回路７の発
振回路８は、マイクロプロセラ９２のシステムクロック
とは独立したクロックパルスを発し、またそのカウンタ
９はマイクロコンピュータ１が正常なとき、所定の設定
値を計数完了することなく繰７り返しリセットされる。
１にハードウェア異常またはプログラムの暴走等が生じ
たとぎに、マイクロプロセッサ２を強制的にリセットす
るためのもので、このウォッチドッグタイマ回路７の発
振回路８は、マイクロプロセラ９２のシステムクロック
とは独立したクロックパルスを発し、またそのカウンタ
９はマイクロコンピュータ１が正常なとき、所定の設定
値を計数完了することなく繰７り返しリセットされる。
すなわち、マイクロプロセッサ２のシステムプログラム
には、システム動作が正常なときに限り、ウォッチドッ
グタイマ回路７のカウンタ９に対して、設定時間前にリ
セット出力が発せられる処理が含まれるものとしている
。
には、システム動作が正常なときに限り、ウォッチドッ
グタイマ回路７のカウンタ９に対して、設定時間前にリ
セット出力が発せられる処理が含まれるものとしている
。
この発明に係るマイクロコンピュータシステムは、上述
した基本構成に加えて、ウォッチドッグタイマ回路７の
タイマクロックの状態を監視し、これが異常な場合には
、外部へその旨の出力を発する処理を含めたことを要旨
とするものである。
した基本構成に加えて、ウォッチドッグタイマ回路７の
タイマクロックの状態を監視し、これが異常な場合には
、外部へその旨の出力を発する処理を含めたことを要旨
とするものである。
第２図ないし第４図は、この発明を適用したシステムの
ソフトウェアの構成を示すフローチャートであり、これ
らの図は本発明の要旨とする部分が明確に表われるよう
に、それを中心として表現したものである。
ソフトウェアの構成を示すフローチャートであり、これ
らの図は本発明の要旨とする部分が明確に表われるよう
に、それを中心として表現したものである。
プログラムがスタートすると、ステップ（１）ではマイ
クロコンピュータ１にハードウェア興常が生じＩζか否
かを、所定の異常フラグＦがセットされているか否かに
基づいて判定する。ここで、異常フラグＦがリセットさ
れている場合には、ステップ（２）において、出力回路
６からカウンタ９に対してリセットパルスを発し、これ
によりカウンタ９はＣＩ数完了前にリセットされる。
クロコンピュータ１にハードウェア興常が生じＩζか否
かを、所定の異常フラグＦがセットされているか否かに
基づいて判定する。ここで、異常フラグＦがリセットさ
れている場合には、ステップ（２）において、出力回路
６からカウンタ９に対してリセットパルスを発し、これ
によりカウンタ９はＣＩ数完了前にリセットされる。
次いで、ステップ（３）に進み、所定のメイン処理（例
えば、この例ではプログラマブル・コン１−ローラ用の
プログラム実行）を終了した後、以後異常フラグＦがリ
セットされている限り、ステップ（１）〜（３）を実行
する。
えば、この例ではプログラマブル・コン１−ローラ用の
プログラム実行）を終了した後、以後異常フラグＦがリ
セットされている限り、ステップ（１）〜（３）を実行
する。
また、なんらかの原因でシステムプログラムの実行が永
久ループ状態あるいは停止して、ステップ（２）が実行
されなくなると、ウォッチドッグタイマ回路７がタイム
アツプして、マイクロプロセッサ２に対してリセットが
かかることになる。
久ループ状態あるいは停止して、ステップ（２）が実行
されなくなると、ウォッチドッグタイマ回路７がタイム
アツプして、マイクロプロセッサ２に対してリセットが
かかることになる。
一方、マイクロプロセッサ２では、インター７１イス５
を介して発振回路８のクロックパルスを常時監視してお
り、このクロックパルスが立ち上がる前に、インターフ
ェイス５から割込信号が供給される。Ｊ′ると、第３図
のフローチャートに示す如く１割込のたびにタイマ起動
処理が行なわれ、カウンタ１２が繰り返しリセットされ
る。ここで、カウンタ１２の側数完了値、すなわちタイ
マ回路１０のタイムアツプ時間Ｔ２は、ウォッチドッグ
タイマ用のクロックの１周期よりもわずかに長く設定さ
れている。
を介して発振回路８のクロックパルスを常時監視してお
り、このクロックパルスが立ち上がる前に、インターフ
ェイス５から割込信号が供給される。Ｊ′ると、第３図
のフローチャートに示す如く１割込のたびにタイマ起動
処理が行なわれ、カウンタ１２が繰り返しリセットされ
る。ここで、カウンタ１２の側数完了値、すなわちタイ
マ回路１０のタイムアツプ時間Ｔ２は、ウォッチドッグ
タイマ用のクロックの１周期よりもわずかに長く設定さ
れている。
従って、例えば第５図の波形図に示ず如く、発振回路８
が停止したり、あるいは周囲環境温度の変化等で発振周
期が長くなると、カウンタ１２がリセットされる前に、
カウンタ１２からタイムアツプ出力が発せられる。する
と、第４図のフローチャートに示す如く、タイムアツプ
処理によって異常フラグＦはセットされる。
が停止したり、あるいは周囲環境温度の変化等で発振周
期が長くなると、カウンタ１２がリセットされる前に、
カウンタ１２からタイムアツプ出力が発せられる。する
と、第４図のフローチャートに示す如く、タイムアツプ
処理によって異常フラグＦはセットされる。
一方、このようにして異常フラグＦがセットされると、
第２図に示すメイン処理では、ステップ（１）の実行結
果はＮＯとなり、続くステップ（４）において、出力回
路６から“Ｈ′′出力が発せられ、ＮＯＲゲート１４を
介して発光ダイオード１５が駆動され、外部へ異常報知
がなされる。
第２図に示すメイン処理では、ステップ（１）の実行結
果はＮＯとなり、続くステップ（４）において、出力回
路６から“Ｈ′′出力が発せられ、ＮＯＲゲート１４を
介して発光ダイオード１５が駆動され、外部へ異常報知
がなされる。
また、これどどもに、出力回路６から得られる異常出力
ｉｔ Ｈｒｅは、ＯＲゲート１３を介してマイクロプロ
セラ１ノ２のリセット端子ＲＳ Ｔにも供給され、これ
によりマイクロプロセッサ２は、強制的にリセットされ
ることになる。
ｉｔ Ｈｒｅは、ＯＲゲート１３を介してマイクロプロ
セラ１ノ２のリセット端子ＲＳ Ｔにも供給され、これ
によりマイクロプロセッサ２は、強制的にリセットされ
ることになる。
このように、この実施例では、マイクロコンピュータ１
側に故障が生じた場合には、つＡフチドッグ９４フ回路
７の作用によってマイクロコンピュータ１の動作は強制
的に停止させられ、同時に発光ダイオード１５は点刻す
ることによって外部へその旨の表示がなされる。
側に故障が生じた場合には、つＡフチドッグ９４フ回路
７の作用によってマイクロコンピュータ１の動作は強制
的に停止させられ、同時に発光ダイオード１５は点刻す
ることによって外部へその旨の表示がなされる。
更に、ウォッチドッグタイマ回路７自体が故障した場合
には、マイクロコンピュータ１からｆｅせられる異常出
力によって、自らの動作も強制的に停止され、また発光
ダイオード１５が点灯されることによって、外部へその
旨の表示がなされる。
には、マイクロコンピュータ１からｆｅせられる異常出
力によって、自らの動作も強制的に停止され、また発光
ダイオード１５が点灯されることによって、外部へその
旨の表示がなされる。
従って、ウォッチドッグタイマ回路７が故障しているこ
とを知らずに、マイクロコンピュータ１が動作を継続し
、このような状態でマイクロコンピュータ１が故障する
という危険を未然に防止することができるのである。
とを知らずに、マイクロコンピュータ１が動作を継続し
、このような状態でマイクロコンピュータ１が故障する
という危険を未然に防止することができるのである。
なお、本発明装置の適用は、プログラマブル・コントロ
ーラに限らず、パソコンあるいはワードプロセッザ等の
マイクロプロセッサ利用装置赫適用できることは勿論で
ある。また、この実施例では、故障表示に発光ダイオー
ドを用いたが、ブザー音声その他知覚的に報知できるも
のならなんでもよい。
ーラに限らず、パソコンあるいはワードプロセッザ等の
マイクロプロセッサ利用装置赫適用できることは勿論で
ある。また、この実施例では、故障表示に発光ダイオー
ドを用いたが、ブザー音声その他知覚的に報知できるも
のならなんでもよい。
第１図はこの発明を適用したマイクロコンピュータシス
テムの全体の概略栴成を示すブロック図、第２図、第３
図、および第４図はこの発明を適用したシステムのソフ
１へウェアの構成を示すフローチャート、第５図はウォ
ッチドッグタイマ回路のクロック源の出力説明用の波形
図である。 １・・・マイクロコンピュータ ２・・・マイクロプロセッサ ７・・・ウォッチドッグタイマ回路 １０・・・第２のタイマ回路 第５図 第３図 第４図 手続ネ市正用 昭和５９年６月８０ ２、発明の名称 マイクロコンピュータシステム３、補
正をする者 事件との関係 特許出願人 住 所 京都市右京区花園土堂町１０番地名 称 （２
！１４）立石電機株式会社代表者立石孝雄 連絡先 東京技術渉外室 電話０３ （４３６） ７１
８４４、代理人〒１０１ ７、補正の内容 （１）明細書第５頁第２行乃至第１５行に、「第図は、
この発明を・・・・・・とを値１えている。」ど記され
であるのを、次の通り補正する。 「第１図はこの発明が適用されたマイクロコンピュータ
システムの全体の概略栴成を示すブロック図である。 マイクロコンピュータ１において、マイクロプロセッサ
２は、内部発振回路２ａの所定のシステムクロックで動
作するものであり、ＲＯＭ３およびＲＡＭ４を有する。 ＲＯＭ３は、マイクロプロセッサ２によって実される所
定のシステムプログラムを格納し、８Ｍ４はマイクロプ
ロセッサ２によって各種制御−タの一時記憶エリアとし
て使われる。 このようなマイクロコンピュータ１を中枢とし、外部に
は、外部入力信号が与えられるインタフェース５．外部
出力信号を送出する出力回路、発振回路８およびカウン
タ９を有するウオツドッグタイマ回路７９発振回路１１
およびカウンタ１２を有する第２のタイマ回路１０．Ｏ
Ｒゲート１３およびＮＯＲゲート１４１発光ダイオード
１５を備えている。」 （２）図面中、第１図を添付別紙の通り補正する。 以上 第１図
テムの全体の概略栴成を示すブロック図、第２図、第３
図、および第４図はこの発明を適用したシステムのソフ
１へウェアの構成を示すフローチャート、第５図はウォ
ッチドッグタイマ回路のクロック源の出力説明用の波形
図である。 １・・・マイクロコンピュータ ２・・・マイクロプロセッサ ７・・・ウォッチドッグタイマ回路 １０・・・第２のタイマ回路 第５図 第３図 第４図 手続ネ市正用 昭和５９年６月８０ ２、発明の名称 マイクロコンピュータシステム３、補
正をする者 事件との関係 特許出願人 住 所 京都市右京区花園土堂町１０番地名 称 （２
！１４）立石電機株式会社代表者立石孝雄 連絡先 東京技術渉外室 電話０３ （４３６） ７１
８４４、代理人〒１０１ ７、補正の内容 （１）明細書第５頁第２行乃至第１５行に、「第図は、
この発明を・・・・・・とを値１えている。」ど記され
であるのを、次の通り補正する。 「第１図はこの発明が適用されたマイクロコンピュータ
システムの全体の概略栴成を示すブロック図である。 マイクロコンピュータ１において、マイクロプロセッサ
２は、内部発振回路２ａの所定のシステムクロックで動
作するものであり、ＲＯＭ３およびＲＡＭ４を有する。 ＲＯＭ３は、マイクロプロセッサ２によって実される所
定のシステムプログラムを格納し、８Ｍ４はマイクロプ
ロセッサ２によって各種制御−タの一時記憶エリアとし
て使われる。 このようなマイクロコンピュータ１を中枢とし、外部に
は、外部入力信号が与えられるインタフェース５．外部
出力信号を送出する出力回路、発振回路８およびカウン
タ９を有するウオツドッグタイマ回路７９発振回路１１
およびカウンタ１２を有する第２のタイマ回路１０．Ｏ
Ｒゲート１３およびＮＯＲゲート１４１発光ダイオード
１５を備えている。」 （２）図面中、第１図を添付別紙の通り補正する。 以上 第１図
Claims (1)
- （１）所定のシステムクロックで動作し、かつ所定のシ
ステムプログラムをマイクロプロセッサ°で実行するマ
イクロコンピュータと； 前記マイクロコンピュータの外部に設【ノられ、かつ前
記システムクロックとは独立した所定のタイマクロック
を所定のカウンタにより所定数だけカウントして設定時
間を計時し、計時完了とともに前記マイクロコンピュー
タのマイクロプロセッサに強制的にリセットをか【ノる
ウォッチドッグタイマ回路とを備え； 前記マイクロプロセッサのシステムプログラムには、シ
ステム動作が正常なときに限り、前記カウンタに対して
設定時間前にリセット出力が発せられる処理が含まれて
なるマイクロコンピュータシステムにおいて； １）０記マイクロコンピユータのシステムプログラムに
、前記タイマクロックの状態を監視し、これが異常な場
合には、外部へその旨の出力を発する処理を含めたこと
を特徴とするマイクロコンピュータシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59078061A JPS60221845A (ja) | 1984-04-18 | 1984-04-18 | マイクロコンピユ−タシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59078061A JPS60221845A (ja) | 1984-04-18 | 1984-04-18 | マイクロコンピユ−タシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60221845A true JPS60221845A (ja) | 1985-11-06 |
Family
ID=13651337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59078061A Pending JPS60221845A (ja) | 1984-04-18 | 1984-04-18 | マイクロコンピユ−タシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60221845A (ja) |
-
1984
- 1984-04-18 JP JP59078061A patent/JPS60221845A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60263235A (ja) | マイクロコンピユ−タシステム | |
| JPS5868163A (ja) | システム障害検出方式 | |
| JPH0463417B2 (ja) | ||
| JPS60221845A (ja) | マイクロコンピユ−タシステム | |
| JPS6123202A (ja) | 電子回路の異常監視装置 | |
| JPH11259340A (ja) | コンピュータの再起動制御回路 | |
| JPH06324721A (ja) | 接続ユニット脱落検知方法 | |
| JP2870250B2 (ja) | マイクロプロセッサの暴走監視装置 | |
| JPS622685Y2 (ja) | ||
| JPS60100235A (ja) | 自己診断回路 | |
| JP2001306363A (ja) | コンピュータシステムの障害内容通知方法 | |
| JPS5920061A (ja) | ウオツチ・ドツグ・タイマ | |
| JP2731386B2 (ja) | 制御装置 | |
| JPS5845054B2 (ja) | ウォッチドッグ・タイマの異常救済方式 | |
| JPH0218633A (ja) | マイクロプロセッサ暴走監視・再起動回路 | |
| JPS61249152A (ja) | プログラム暴走処理方式 | |
| KR890007083Y1 (ko) | 실시간 클럭감시에 의한 중앙처리장치의 재개회로 | |
| JPS60252961A (ja) | 情報処理装置のプログラム障害監視装置 | |
| JPH0342738A (ja) | コンピュータシステムの監視制御装置 | |
| JPS59148961A (ja) | プロセツサの動作監視方式 | |
| JPS6295647A (ja) | 走行監視機能付マイクロプログラム制御装置 | |
| JPH1160102A (ja) | エレベータ制御装置 | |
| JPS60105054A (ja) | マイクロコンピユ−タの暴走防止装置 | |
| JPH0630842U (ja) | 静止形保護リレー | |
| JPH04369740A (ja) | ウォッチドグタイマ付制御装置 |