JPS60105054A - マイクロコンピユ−タの暴走防止装置 - Google Patents
マイクロコンピユ−タの暴走防止装置Info
- Publication number
- JPS60105054A JPS60105054A JP58212573A JP21257383A JPS60105054A JP S60105054 A JPS60105054 A JP S60105054A JP 58212573 A JP58212573 A JP 58212573A JP 21257383 A JP21257383 A JP 21257383A JP S60105054 A JPS60105054 A JP S60105054A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- runaway
- reset
- circuit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、マイクロコンピュータの暴走（出力異常）
を防止する装置に関する。
を防止する装置に関する。
従来、マイクロコンピュータの暴走防止手段としては、
ウォッチドッグタイマーと称する装置が使用されてきた
。これは、一定時間内（二使定の信号が入力されないこ
と（二より異常を検出するタイマーであり、例えば第１
図の回路（２）のよう（二構成される。すなわち、ウォ
ッチドッグタイマー回路（２）は、マイクロコンピュー
タ（ＣＰＵ）［１）の出力の１つ（第２図■）を受け、
その出力に異常が生じた場合（マイクロコンピュータの
暴走時）（二は、マイクロコンピュータ（１）のリセッ
ト端子に接続したリセット回路（３）（ミ動作を停車さ
せるリセット信号（第２図■参照）を供給するように構
成される。
ウォッチドッグタイマーと称する装置が使用されてきた
。これは、一定時間内（二使定の信号が入力されないこ
と（二より異常を検出するタイマーであり、例えば第１
図の回路（２）のよう（二構成される。すなわち、ウォ
ッチドッグタイマー回路（２）は、マイクロコンピュー
タ（ＣＰＵ）［１）の出力の１つ（第２図■）を受け、
その出力に異常が生じた場合（マイクロコンピュータの
暴走時）（二は、マイクロコンピュータ（１）のリセッ
ト端子に接続したリセット回路（３）（ミ動作を停車さ
せるリセット信号（第２図■参照）を供給するように構
成される。
そして、回路（２）の人力となるマイクロコンピュータ
（１）の出力は、第２図■（−示すよう（ニ一定周期の
パルス信号となるよう（−、マイクロコンピュータ（１
）のソフトウェアが構成される。また、」−記回路（２
）を電源ＯＮの時リセットするため、ウォッチドッグ・
リセット回路（４）が設けられる。
（１）の出力は、第２図■（−示すよう（ニ一定周期の
パルス信号となるよう（−、マイクロコンピュータ（１
）のソフトウェアが構成される。また、」−記回路（２
）を電源ＯＮの時リセットするため、ウォッチドッグ・
リセット回路（４）が設けられる。
上記のウォッチドッグタイマー回路（＝よれば、マイク
ロコンピュータの暴走時（暗マ、そのパルス出力がなく
なることによりタイマー回路（２）の出力が第２図■の
よう（−変化し、リセット回路（３）を介してＣＰＵを
リセット（停止）することができる。
ロコンピュータの暴走時（暗マ、そのパルス出力がなく
なることによりタイマー回路（２）の出力が第２図■の
よう（−変化し、リセット回路（３）を介してＣＰＵを
リセット（停止）することができる。
ところが、このようなウォッチドッグタイマー（二は次
のような問題がある。第一に、タイマー回路の入力とな
るＣＰＵの出力は、タイマー回路の構成要素（二よって
決定される時間より短い一定周ｌす１でタイマーなりセ
ラＩＴ’る必をがあるが、マイクロコンピュータでは一
般に割込動作を含む複数の処理を同時（二独立して行う
ことが多いため、これらの処理が正常であるとき（−−
に記つォッチドッグタイマーへの出力を一定周期で発生
し、異常時（二はそのような出力を発生しないようにマ
イクロコンピュータのソフトウェアを構成することは、
相当の注意と工夫が必要である。第二に、ウォッチドッ
グタイマー回路（二加えて、電源ＯＮの時タイマー回路
を強制リセットするだめの回路（第１図の■）が必要で
ある等、バーＩ′ウェアが複雑である。更（ニー上記の
ようなウォッチドッグタイマーではチェックできない暴
走モード（例えは、マイクロコンピュータの出力が発振
する場合）がある。
のような問題がある。第一に、タイマー回路の入力とな
るＣＰＵの出力は、タイマー回路の構成要素（二よって
決定される時間より短い一定周ｌす１でタイマーなりセ
ラＩＴ’る必をがあるが、マイクロコンピュータでは一
般に割込動作を含む複数の処理を同時（二独立して行う
ことが多いため、これらの処理が正常であるとき（−−
に記つォッチドッグタイマーへの出力を一定周期で発生
し、異常時（二はそのような出力を発生しないようにマ
イクロコンピュータのソフトウェアを構成することは、
相当の注意と工夫が必要である。第二に、ウォッチドッ
グタイマー回路（二加えて、電源ＯＮの時タイマー回路
を強制リセットするだめの回路（第１図の■）が必要で
ある等、バーＩ′ウェアが複雑である。更（ニー上記の
ようなウォッチドッグタイマーではチェックできない暴
走モード（例えは、マイクロコンピュータの出力が発振
する場合）がある。
この発明は、以上のような従来技術に鑑みてなされたも
ので、その目的は、複雑なハードウェアおよびソフトウ
ェアを要することなく、マイクロコンピュータの暴走を
防止できる装置を提供すること（二ある。
ので、その目的は、複雑なハードウェアおよびソフトウ
ェアを要することなく、マイクロコンピュータの暴走を
防止できる装置を提供すること（二ある。
この発明（−よるマイクロフンピユータの暴走防止装置
は、ノンマスカブル割込ポートを備えたマイクロコンピ
ュータと、そのノンマスカブル割込ポートに一定周期で
割込信号を入力する割込信号発生手段とから成り、該マ
イクロコンピュータのノンマスカブル割込ポート（二該
割込信号が入力されたときは、該マイクロコンピュータ
内のメインプログラムを実行するプログラムカウンタま
たはスタックポインタの値が正常値であるかどうかをチ
ェックし、正常値でなければマイクロコンピュータを停
止しまたはチェックするようにシたことを特徴とする。
は、ノンマスカブル割込ポートを備えたマイクロコンピ
ュータと、そのノンマスカブル割込ポートに一定周期で
割込信号を入力する割込信号発生手段とから成り、該マ
イクロコンピュータのノンマスカブル割込ポート（二該
割込信号が入力されたときは、該マイクロコンピュータ
内のメインプログラムを実行するプログラムカウンタま
たはスタックポインタの値が正常値であるかどうかをチ
ェックし、正常値でなければマイクロコンピュータを停
止しまたはチェックするようにシたことを特徴とする。
第３図は、マイクロコンピュータ＋１０）のノンマスカ
ブル割込ボートＮＭＩに入力される割込信号として、第
４図（−示すような一定周期Ｔのパルス信号を発生する
発振回路（１１）を備えたマイクロコンピュータの暴走
防止装置を示Ｔ。この装置の発振回路（１旧二で発生す
るパルス信号の周期Ｔは、数ミリ秒（ｍ ５ｅｃ）から
数秒の間でマイクロコンピュータ＋１０） ｆ二適した
値にすればよい。
ブル割込ボートＮＭＩに入力される割込信号として、第
４図（−示すような一定周期Ｔのパルス信号を発生する
発振回路（１１）を備えたマイクロコンピュータの暴走
防止装置を示Ｔ。この装置の発振回路（１旧二で発生す
るパルス信号の周期Ｔは、数ミリ秒（ｍ ５ｅｃ）から
数秒の間でマイクロコンピュータ＋１０） ｆ二適した
値にすればよい。
第３図の装置（二おいて、第４図のようなパルス信号が
割込ポートＮＭＩに入力されると、マイクロコンピュー
タ（ＣＰＵ）＋１０）では、次のような、ノンマスカブ
ル割込処理が実行される。−［なわち、第５図（二示す
よう（−１まずメインプログラムのプログラムカウンタ
（ｐｃ）は正常値かどうかをチェックし、正常であれば
次（ニスタックポインタ（Ｓｐ）が正常値かどうかをチ
ェック奢る。その結果、ＳＰの値も正常であれば、マイ
クロコンピュータを元の割込可能状態（二戻丁ため、Ｅ
Ｉ （Ｅｎａｂｌｅ Ｉｎｔｅｒｒｕｐｔ）命令、次い
でＲＥＴＩ（Ｒｅｔｕｒｎ ｆｒｏｍ Ｉｎｔｅｒｒｕ
ｐｔ ）命令を実行する。
割込ポートＮＭＩに入力されると、マイクロコンピュー
タ（ＣＰＵ）＋１０）では、次のような、ノンマスカブ
ル割込処理が実行される。−［なわち、第５図（二示す
よう（−１まずメインプログラムのプログラムカウンタ
（ｐｃ）は正常値かどうかをチェックし、正常であれば
次（ニスタックポインタ（Ｓｐ）が正常値かどうかをチ
ェック奢る。その結果、ＳＰの値も正常であれば、マイ
クロコンピュータを元の割込可能状態（二戻丁ため、Ｅ
Ｉ （Ｅｎａｂｌｅ Ｉｎｔｅｒｒｕｐｔ）命令、次い
でＲＥＴＩ（Ｒｅｔｕｒｎ ｆｒｏｍ Ｉｎｔｅｒｒｕ
ｐｔ ）命令を実行する。
一方、プログラムカウンタ（ＰＣ）とスタックポインタ
（ｓｐ）のいずれかが正常値でないときは、異常表示フ
ラグをセットし、ＣＰＵを停止するか或いはリセット（
φ番地へＪｕｍｐ ）する。
（ｓｐ）のいずれかが正常値でないときは、異常表示フ
ラグをセットし、ＣＰＵを停止するか或いはリセット（
φ番地へＪｕｍｐ ）する。
以−ヒのノンマスカブル割込処理において、プログラム
カウンタ（ｐｃ）およびスタックポインタ（ＳＰ）の値
が正常かどうかをチェックする動作は、次のよう（ニし
て行われる。例えば８０８５等の８ビツトＣＰＵは、メ
モリ・エリアとして ６４に＝２ −６５、５３６のア
ドレスをもっており、このメモリ・エリアのうち特定の
エリアｃｐｃ、ｓｐ夫々のエリアを設定するのが一般的
である。これらの限定されたエリア（二ｐｃ、ｓｐがあ
ることを確認することで、ｐｃ、ｓｐの値が正常かどう
かを判定することができる。
カウンタ（ｐｃ）およびスタックポインタ（ＳＰ）の値
が正常かどうかをチェックする動作は、次のよう（ニし
て行われる。例えば８０８５等の８ビツトＣＰＵは、メ
モリ・エリアとして ６４に＝２ −６５、５３６のア
ドレスをもっており、このメモリ・エリアのうち特定の
エリアｃｐｃ、ｓｐ夫々のエリアを設定するのが一般的
である。これらの限定されたエリア（二ｐｃ、ｓｐがあ
ることを確認することで、ｐｃ、ｓｐの値が正常かどう
かを判定することができる。
例えは、１６進数表示でφ〜ＦＦＦ （４Ｋ）のエリア
をｐｃ のエリアとし、ＦＣφφ（６３Ｋ）〜ＦＦＦＦ
（６４Ｋ）のエリアをＳＰのエリアとすると、割込処
理において、メインプログラムのＰＣの値がφとＦＦＦ
の間にあるか、また、ＳＰの値がＦＣφφとＦＦＦＦの
間（二あるかをチェックすることにより、正常／異常の
判定を行う。
をｐｃ のエリアとし、ＦＣφφ（６３Ｋ）〜ＦＦＦＦ
（６４Ｋ）のエリアをＳＰのエリアとすると、割込処
理において、メインプログラムのＰＣの値がφとＦＦＦ
の間にあるか、また、ＳＰの値がＦＣφφとＦＦＦＦの
間（二あるかをチェックすることにより、正常／異常の
判定を行う。
この発明（−よれは、以上のようにｐｃ、ｓｐの値の正
常／異常を判定することで、ＣＰＵの異常すなわちマイ
クロコンピュータの暴走を検知しているが、これは、一
般にＣＰＵの誤動作は、外部から入ってくるノイズによ
ってひき起こされるＰＣやＳＰの値の異常変化（−よる
ものが殆どであり、ハードウェアの損湯によるものは皆
無に近いという事実が根拠となっている。
常／異常を判定することで、ＣＰＵの異常すなわちマイ
クロコンピュータの暴走を検知しているが、これは、一
般にＣＰＵの誤動作は、外部から入ってくるノイズによ
ってひき起こされるＰＣやＳＰの値の異常変化（−よる
ものが殆どであり、ハードウェアの損湯によるものは皆
無に近いという事実が根拠となっている。
かくして、図示の実施例のよう（二メインプログラムの
ＰＣおよびＳＰの値をチェックすることでマイクロコン
ピュータの異常を検知し、異常の場合（：はマイクロコ
ンピュータの動作をリセットまたは停止することで、そ
の暴走を未然に防止することができる。
ＰＣおよびＳＰの値をチェックすることでマイクロコン
ピュータの異常を検知し、異常の場合（：はマイクロコ
ンピュータの動作をリセットまたは停止することで、そ
の暴走を未然に防止することができる。
なお、−に記実施例ではＰＣとＳＰ両方の値をチェック
しているが、どちらか一方でもマイクロコンピュータの
暴走は大部分検知できる。反面、ＰＣとＳＰだけでなく
、モードセレクトレジスタやＲＯＭのデータ等をもチェ
ックするならば、更（一完全（二マイクロコンピュータ
の異常を検知することができる。
しているが、どちらか一方でもマイクロコンピュータの
暴走は大部分検知できる。反面、ＰＣとＳＰだけでなく
、モードセレクトレジスタやＲＯＭのデータ等をもチェ
ックするならば、更（一完全（二マイクロコンピュータ
の異常を検知することができる。
」−記のとおり、この発明（二よれば、ハードウェアと
しては、マイクロコンピュータへノンマスカブル割込信
号を入力する割込信号発生手段を設けるだけであり、ま
た、ソフトウェアとしてはプログラムカウンタまたはス
タックポインタの値をチェック丁れはよいので、従来の
装置に比べてより簡単かつ確実（二マイクロコンピュー
タの暴走を防止することができる。
しては、マイクロコンピュータへノンマスカブル割込信
号を入力する割込信号発生手段を設けるだけであり、ま
た、ソフトウェアとしてはプログラムカウンタまたはス
タックポインタの値をチェック丁れはよいので、従来の
装置に比べてより簡単かつ確実（二マイクロコンピュー
タの暴走を防止することができる。
第１図は従来のマイクロコンピュータ暴走防止装置の構
成を示す回路図、第２図は第１図の各点■〜■（−おけ
る電圧変化を示す図、第３図はこの発明のハードウェア
構成を示す図、第４図は第８図の発振回路からの出力波
形を示す図、第５図はこの発明のマイクロコンピュータ
（二おける処理手順を示すフローチャートである。 符号説明 （１１ｆｌｏ）・・・・・・マイクロコンピュータ（２
）・・・・・・ウォッチドッグタイマー回路（３）・・
・・・・ＣＰＵリセット回路（４）・・・・・・ウォッ
チドッグ・リセット回路（１１）・・・・・・発振回路
成を示す回路図、第２図は第１図の各点■〜■（−おけ
る電圧変化を示す図、第３図はこの発明のハードウェア
構成を示す図、第４図は第８図の発振回路からの出力波
形を示す図、第５図はこの発明のマイクロコンピュータ
（二おける処理手順を示すフローチャートである。 符号説明 （１１ｆｌｏ）・・・・・・マイクロコンピュータ（２
）・・・・・・ウォッチドッグタイマー回路（３）・・
・・・・ＣＰＵリセット回路（４）・・・・・・ウォッ
チドッグ・リセット回路（１１）・・・・・・発振回路
Claims (1)
- ノンマスカブル割込ボートな１ｉｉｆｉえたマイクロコ
ンピュータと、そのノンマスカブル割込ボートに一定周
期で割込信号を入力する割込信号発生手段とから成り、
該マイクロコンピュータのノンマスカブル割込ボートに
該割込信号が入力されたときは、該マイクロコンピュー
タ内のメインプログラムを実行するプログラムカウンタ
またはスタックポインタの値が正常値であるがどうかを
チェックし、正常１′的でなければマイクロコンピュー
タを停止しまたはりセラ）Ｔるようにしたことを特徴と
するマイクロコンピュータの暴走防止装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58212573A JPS60105054A (ja) | 1983-11-14 | 1983-11-14 | マイクロコンピユ−タの暴走防止装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58212573A JPS60105054A (ja) | 1983-11-14 | 1983-11-14 | マイクロコンピユ−タの暴走防止装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60105054A true JPS60105054A (ja) | 1985-06-10 |
Family
ID=16624934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58212573A Pending JPS60105054A (ja) | 1983-11-14 | 1983-11-14 | マイクロコンピユ−タの暴走防止装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60105054A (ja) |
-
1983
- 1983-11-14 JP JP58212573A patent/JPS60105054A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6112320A (en) | Computer watchdog timer | |
| US5491787A (en) | Fault tolerant digital computer system having two processors which periodically alternate as master and slave | |
| JP2000187600A (ja) | ウオッチドッグタイマ方式 | |
| JPS60105054A (ja) | マイクロコンピユ−タの暴走防止装置 | |
| JPH10105422A (ja) | 保護装置の制御回路 | |
| JPH11259340A (ja) | コンピュータの再起動制御回路 | |
| JP2870250B2 (ja) | マイクロプロセッサの暴走監視装置 | |
| JPH01310422A (ja) | マイクロコンピュータのリセット回路 | |
| JPH01245322A (ja) | マイクロプロセッサの停電制御回路 | |
| JPS58159160A (ja) | デ−タ処理装置 | |
| JP2004310291A (ja) | ウォッチドッグタイマ故障検出回路を備えたｃｐｕシステム | |
| JPH03222020A (ja) | マルチマイクロプロセッサシステムのリセット方式 | |
| JPS6118045A (ja) | プログラムの暴走検出方式 | |
| JPS62123531A (ja) | Ｃｐｕ監視装置 | |
| KR920008354Y1 (ko) | 워치독 회로 | |
| JPS5983438A (ja) | プログラム異常検出方式 | |
| JP2002318643A (ja) | 情報処理装置 | |
| JPH08123704A (ja) | 制御装置 | |
| JPH0477935A (ja) | 故障検出回路 | |
| JPS6111859A (ja) | 異常検出装置 | |
| JPH01211138A (ja) | 計算機システムの監視回路用リセット回路 | |
| JPS61150027A (ja) | シリアルプリンタのタイマ−回路診断方式 | |
| JPS63282535A (ja) | シグナルプロセツサ | |
| KR20000010094U (ko) | 씨피유 리셋장치 | |
| JPS6295647A (ja) | 走行監視機能付マイクロプログラム制御装置 |