JPH0342738A - コンピュータシステムの監視制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明はコンピュータシステムの監視制御装置に係り、
特にコンピュータシステムにおける電源とクロック信号
発生部の状態を監視する監視制御装置に関するものであ
る。

Ｂ０発明の概要 本発明は、コンピュータの指令入力信号である水晶発振
信号の監視とリセット信号の継続を監視する監視制御装
置において、 定時間内の連続的なウォッチドッグエラーを監視するこ
とにより、 高信頼性の監視制御装置を得る。

Ｃ従来の技術 一般に、コンピュータシステムの監視制御装置は第５図
に示すように構成される。すなわち、第５図において、
■は電源回路、２は中央処理部（ＣＰＵ）、３はつ１ツ
ヂトッグ監視回路、４はリスタート回路、５は水晶発振
器を有するクロック信号発生回路である。

第５図の装置において、電源回路１は中央処理部２に制
御電力とリセット信号を人力する。中央処理部２はクロ
ック信号発生回路５からのクロック信号に基づいて順序
処理を実行する。つ１ツヂドッグ監視回路３は、−旦正
率に動作している中央処理部２が停止したことを監視し
て、不良検出信号ＮＧを出力する。リスタート回路４は
不良検出信号ＮＧを基に中央処理部２にリスタート指令
信号を入力する。

Ｄ０発明が解決しようとする課題 第５図に示す従来のコンビコータシステムの監視制御装
置においては、マイクロコンピュータは順序処理をして
いるが、何らかの要因により暴走したり、水晶停止を起
こしたり、電源のリセット出力がｕｈ１シしたりして正
、７ｉｔ、に中央処理部２の動作を補償できない場合が
ある。このことは、中央処理部２の入力条件に不具合が
生じた時、中央処理部２で検出できないことによる監視
の盲点となることになる。

また、−旦正率に動作している中央処理部２の停止を検
出するのにウォッヂドッグ監視という機能がある。この
結果により、リスタートをかけるという機能を付加する
場合がある。しかし、何らかの要因で暴走が繰り返され
る場合は、リスタートが繰り返されろことになる。

本発明は」二連の問題点に鑑みてなされたもので、その
目的は、システムの監視という機能を有するシステム監
視として、中央処理部の人力となる水晶、リセットの監
視、リスタートの連続監視等を行わＵることにより、高
性能にして高い信頼性のシステム監視制御装置を提供す
ることである。

Ｅ１課題を解決するための手段 本発明は、上述の目的を達成するために、コンピュータ
の指令人力信号である水晶発振信号の停止とリセット信
号の継続を検出する指令監視回路と、 前記コンピュータをリスタートさせるためのリスタート
信号を継続して発生ずる連続ウォッヂドッグ監視回路と
、該連続ウォッヂドッグ監視回路のリスタート信号と前
記指令監視回路の出力信号を基にウォッチドッグエラー
を検出する不良検出回路によって監視制御装置を構成す
る。

１０作用 水晶発振信号の監視、リセット継続信号の監視を１つの
リトリガブルタイマ−で実行でき、ウォッチドッグエラ
ーによるリスタートを簡単な回路で実行する。また、一
定時間内の連続的なウォッチドッグエラー監視を行う。

さらに、ウォッチドッグによる機能を有効にするために
、一定時間内の連続したウォッチドッグエラーの発生は
システム不良とする。

Ｇ、実施例 以下に本発明の実施例を第１図〜第４図を参照しながら
説明する。

第１図は本発明の実施例によるコンピュータシステムの
監視制御装置を示すもので、同図において、６はノア（
ＮＯＲ）ゲート、７ａは第１のトリガブルタイマー＜８
ａは第１のトリガ回路、８ｂは第２のトリガ回路、９は
スイッチ、ＩＯａは第１のフリップフロップであって、
これらによりリセット信号やクロック信号発生回路５の
クロック信号を監視するための指令監視回路１６が構成
される。

７ｂは第２のリトリガブルタイマ−１８Ｃは第３のトリ
ガ回路、ＩＯｂは第２のフリップフロップ、ＩＯｃは第
３のフリップフロップ、Ｉｌａは第１のリスタート回路
、ｌｌｂは第２のリスタート回路、１２はノットゲート
、１３はナンド（ＮＡＮＤ）ゲート、１４はアンドゲー
トであって、これらによって連続ウォッチドッグ監視回
路１７が構成される。１５はオアゲートで信号出力回路
１８を構成する。

」−記構酸の監視制御装置において、指令監視回路１６
のノアゲート６はクロック信号発生回路５の第２図に示
すクロック信号Ｓ１と電源回路１のリセット信号Ｓ２を
人力とし、その出力信号Ｓ３は第１のトリガブルタイマ
ー７ａに入力される。

第１のトリガブルタイマー７ａは、信号Ｓ３．第１のト
リガ回路８ａのトリガ信号および第２のトリガ回路８ｂ
のスイッチ９のオンによるトリガ信号を入力としリセッ
ト信号Ｓ４を出力する。第１のフリップフロップＩＯａ
は、第１のトリガブルタイマー７ａのリセット信号Ｓ４
を人力とし、ラッチ信号を出力する。連続ウォッチドッ
グ監視回路１６においては、第２図に示すように、第２
のトリガブルタイマー７ｂに中央処理部２の演算処理信
号Ｓ５．電源回路１のリセット信号Ｓ２および第３のト
リガ回路８ｃのトリガ信号が入力される。第２のフリッ
プフロップＩＯｂは、第２のリトリガブルタイマ−７ｂ
のタイムアツプ信号Ｓ６と電源回路ｌのリセット信号を
入力とし、ラッチ信号を出力する。第１のリセット回路
＋１ａは、第２のフリップフロップＩＯｂのラッチ信号
を人力とし、リスタート指令信号をノットゲート１２に
通して中央処理部２にフィードバックすると共に、エネ
ーブル信号ＥＮをアンドゲート■４に人力する。第２の
リスタート回路１１ｂは、第２のフリップフロップ１０
ｂのラッチ信号を人力とし、リスタート信号をナントゲ
ート１３に入力する。

ナントゲート１３は、第２のリスタート回路Ｉｌｂのリ
スタート信号と第２のトリガ回路８ｂのトリガ信号を入
力とし、その出力信号を第３のフリップフロップ１０ｃ
に入力する。この第３のフリップフロップＩＯｃは、ナ
ントゲート１３の出力信号と共に第２のフリップフロッ
プ］Ｏｂのラッチ信号を入力とし、ラッチ信号をアンド
ゲート１４に入力する。アンドゲート１４は、このラッ
チ信号と第２のフリップフロップｌＯｂのラッチ信号を
入力とし、その出力信号を信号出力回路１７のオアゲー
ト１５に入力する。オアケート１５は、アンドゲート１
４の出力信号と第１のフリップフロップ１０ａのラッチ
信号を入力とし、不良検出信号ＮＧを出力する。

第１図〜第３図に示すように、リセット監視とクロック
信号発生回路５の水晶停止をオア条件でリトリガブルタ
イマ−て監視する。リセット継続はロー論理であり、水
晶停止もロー論理である。

いずれかがローとなったままで第１のリトリガブルタイ
マ−７ａはタイムアツプ（ＴＲ５Ｔ）する（ＴＲＳＴは
コンデンサＣと抵抗Ｒによる設定値である）。第１のリ
トリガブルタイマ−７ａのタイムアツプ信号（ＴＲ５Ｔ
）は第１のフリップフロップＩＯａでラッチされ、外部
に不良検出信号ＮＧとして出力される。なお、この出力
リセット（ま電源の入切かスイッチ等で行う。監視回路
のリセット信号はＣＰＵのリセットとは別にし、電源の
みに依存するシンプルな回路とする。

連続ウォッチドッグ監視回路１６は、第１図および第４
図に示すように、プロクラムの一時的な暴走に対して、
再スタートを行う回路で、リスタート回路に連結してい
る。ソフトウェアのザイク１ リック処理内に、連続ウォッチドッグ回路のリトリガブ
ルタイマ−７ｂをトリガするが、ソフトウェアが暴走し
、リトリガできなくなった時、所定時間Ｔｗｏ後にタイ
ムアツプしその出力を第２のフリップフロップＩＯｂに
よりラッチする。このラッチ出力は、ＥＮ入力がロー条
件でパルス化が行われ、リセット出力となる。また、第
２のフリップフロップＩＯｂの出力立ち上がり条件でＴ
２のパルス化が行われた出力ハイは一定時間のリスター
トを禁止すると同時に（Ｔ、のＥＮはハイ）、再びウォ
ッチドッグになった時、不良検出信号ＮＧとする条件と
なっている。

Ｔｗｏはサイクリック処理以上の設定値、ＴＲ８Ｔは、
システムの許容し得るリセット時間以上（例えば１秒間
）、Ｔ１は、リスタートに必要なりセ２ ット時間（数十μｓから数十ｍｓ等）、Ｔ２はウォッチ
ドッグの連続発生を許容できない最大時間で、例えば２
回の発生ではシステム不良の判定信号とする。

なお、Ｔ２については、カウンタにより、Ｎ回発生後に
システム不良とすることも可能である。

Ｈ９発明の効果 本発明は以上の如くであって、以下の如き効果が得られ
る。

（１）ＴＲ５Ｔのリトリガブルタイマ−て、リセット継
続監視、水晶発振停止の両方を監視できる。

（２）ＴＲ５Ｔのリトリガブルタイマ−とその出力のＰ
／Ｆ、リスタート回路の連続監視用Ｆ／Ｔ”。

これらのゲートのリセットをシステムのリセットと別に
する。更に、回路が有効であるための電源電圧で簡易形
の監視用リセットを構成しであるため信頼性がある。

（３）ＣＰＵソステムの自己診断機能が働く以前の監視
内容をカバーすることができる。

【図面の簡単な説明】

第１図は本発明の実施例によるコンピュータシステムの
監視制御装置のブロック図、第２図（Ａ）〜（Ｅ）は第
１図の装置により水晶とリセット信号を監視する動作波
形図、第３図（Ａ）〜（Ｅ）は同じく第１図の装置によ
る水晶とリセット信号を監視する動作波形図、第４図（
Ａ）〜（Ｅ）は第１図の装置ににるリスタート機能を示
す動作波形図、第５図は従来の監視制御装置のブロック
図である。 １・・・電源回路、２・・・中央処理部（ＣＰＵ）、５
・・・クロック信号発生回路、６・・・ノアゲート、７
ａ　第１のりトリガブルタイマー、７ｂ・第２のリトリ
ガブルタイマ−１０ａ　　第１のフリップフロップ、１
０ｂ　第２のフリップフロップ、１０ｃ　　・第３のフ
リップフロップ、Ｉｌａ　　第１のリスタート回路、１
１ｂ・第２のリスタート回路、１２　・ノットゲート、
１３　ノアゲート、１４・アンドゲート、１５・・オア
ケート、１６指令監視回路、１７・・連続ウォッヂドッ
グ監視回路、１８　・信号出力回路。 ５ ２４７− ｒ　　　（％−Ｊ（’Ｑ　　　寸　　Φ（１）　　（１
）　　　（１）　　　（１）　　　Ｚ３芭Ｑ白ｇ （イ） ｐつ の 寸 υつ ３芭Ｑ白国 手続補正書（方式） １ 事件の表示 平成１年特許願第１７８８２４号 発明の名称 コンピュータシステムの監視制御装置 補正をする者 事件との関係　　出願人 （６１０）株式会社　明 市 Ｎ

Claims (1)

【特許請求の範囲】
1. （１）コンピュータの指令入力信号である水晶発振信号
   の停止とリセット信号の継続を検出する指令監視回路と
   、 前記コンピュータをリスタートさせるためのリスタート
   信号を継続して発生する連続ウォッチドッグ監視回路と
   、該連続ウォッチドッグ監視回路のリスタート信号と前
   記指令監視回路の出力信号を基にウォッチドッグエラー
   を検出する不良検出回路によって構成したことを特徴と
   するコンピュータシステムの監視制御装置。