JP3211506B2 - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JP3211506B2 JP3211506B2 JP22365493A JP22365493A JP3211506B2 JP 3211506 B2 JP3211506 B2 JP 3211506B2 JP 22365493 A JP22365493 A JP 22365493A JP 22365493 A JP22365493 A JP 22365493A JP 3211506 B2 JP3211506 B2 JP 3211506B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- input
- central processing
- signal
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明はプログラマブルコントロ
ーラ、特に電源の瞬停、停電、電圧の上昇の検出及び検
出時の制御に関する。
ーラ、特に電源の瞬停、停電、電圧の上昇の検出及び検
出時の制御に関する。
【０００２】
【従来の技術】プログラマブルコントローラ（以下ＰＣ
と略称する）の一般構成は、外部機器からの信号を入力
部に入力し、プログラムメモリに記憶された制御プログ
ラムを介して外部機器に信号出力するもので、ＣＰＵ
（中央演算処理装置）はプログラムメモリの読み出しを
実行するとともに、入力部，出力部の制御を行う。
と略称する）の一般構成は、外部機器からの信号を入力
部に入力し、プログラムメモリに記憶された制御プログ
ラムを介して外部機器に信号出力するもので、ＣＰＵ
（中央演算処理装置）はプログラムメモリの読み出しを
実行するとともに、入力部，出力部の制御を行う。
【０００３】ＰＣが稼動中に瞬停が起こると、ＰＣの瞬
停許容時間（図１０のＴ3）内であれば演算を正常に行
うが、それ以上の時間であればＰＣの演算が止まり、か
つ外部機器は外部機器瞬停許容時間（図１０のＴ4）内
であればＰＣの制御プログラムに従わずに異常動作す
る。外部機器の誤動作時間は図１０のＴ5で示される。
また停電になり、外部機器が停止する時に適切な停止処
理をＣＰＵで実行することができない。
停許容時間（図１０のＴ3）内であれば演算を正常に行
うが、それ以上の時間であればＰＣの演算が止まり、か
つ外部機器は外部機器瞬停許容時間（図１０のＴ4）内
であればＰＣの制御プログラムに従わずに異常動作す
る。外部機器の誤動作時間は図１０のＴ5で示される。
また停電になり、外部機器が停止する時に適切な停止処
理をＣＰＵで実行することができない。
【０００４】このため従来は、電圧低下を検出した際に
電圧低下信号を出力してデータ信号を規制するもの（特
開平４−５２８０２号公報）とか、瞬停発生からシステ
ムリセット停止が行なわれるまでの時間を実測して使用
者が認識できるようにするもの（特開平４−１８１３０
３号公報）等があり、またバッテリーエラーが発生した
ときエラー処理プログラムを実行する（特開平４−３３
１０５号公報）、エラー記録をする（特開平４−４８３
０３号公報）等がある。
電圧低下信号を出力してデータ信号を規制するもの（特
開平４−５２８０２号公報）とか、瞬停発生からシステ
ムリセット停止が行なわれるまでの時間を実測して使用
者が認識できるようにするもの（特開平４−１８１３０
３号公報）等があり、またバッテリーエラーが発生した
ときエラー処理プログラムを実行する（特開平４−３３
１０５号公報）、エラー記録をする（特開平４−４８３
０３号公報）等がある。
【０００５】
【発明が解決しようとする課題】しかしながら、瞬停発
生時に直ちにシステムリセット停止を行なえば、瞬停時
に二次側電圧が維持されていて、システムリセット停止
を行なう必要がないのにも拘らずシステムリセット停止
が行なわれてしまって、システムのリプートに時間を要
したり、誤動作を生じたりするおそれがあり、また瞬停
時間を実測して使用者がそれを認識できても、瞬停の検
出がコンパレータでアナログ的に行なわれ、タイマで時
間計測されるのでは、多様な外部機器の瞬停許容時間に
合った最良の瞬停時間を検出し制御することはできな
い。
生時に直ちにシステムリセット停止を行なえば、瞬停時
に二次側電圧が維持されていて、システムリセット停止
を行なう必要がないのにも拘らずシステムリセット停止
が行なわれてしまって、システムのリプートに時間を要
したり、誤動作を生じたりするおそれがあり、また瞬停
時間を実測して使用者がそれを認識できても、瞬停の検
出がコンパレータでアナログ的に行なわれ、タイマで時
間計測されるのでは、多様な外部機器の瞬停許容時間に
合った最良の瞬停時間を検出し制御することはできな
い。
【０００６】本発明の一つの目的は、瞬停が起きた場
合、ＰＣにて瞬停時間を正確に計測し、ユーザが外部機
器の瞬停許容時間に合わせて設定した設定時間に一致乃
至それより大きくなったら、所定の制御プログラムを実
行することにあり、その実行プログラムにおいて、瞬時
停電の日時，時間の来歴を記憶することにより電源の管
理を行なえるようにするものである。本発明の他の目的
は、電源電圧の上昇をも正確に検出し、そのときの所定
の制御プログラムを実行することにある。
合、ＰＣにて瞬停時間を正確に計測し、ユーザが外部機
器の瞬停許容時間に合わせて設定した設定時間に一致乃
至それより大きくなったら、所定の制御プログラムを実
行することにあり、その実行プログラムにおいて、瞬時
停電の日時，時間の来歴を記憶することにより電源の管
理を行なえるようにするものである。本発明の他の目的
は、電源電圧の上昇をも正確に検出し、そのときの所定
の制御プログラムを実行することにある。
【０００７】
【課題を解決するための手段】上記目的は、クロックパ
ルスを発振する発振回路と、該発振回路のクロックパル
スをカウントするカウンタと、入力するＡＣ電源波形が
一定値より大きいとき出力波形がＨｉｇｈになる信号を
上記カウンタのクリア入力へ出力するＡＣ入力部と、ユ
ーザープログラムで設定される瞬停許容値を格納するレ
ジスタと、上記カウンタのカウント値を上記レジスタの
瞬停許容値と比較して一致乃至瞬停許容値より大きいと
き上記中央演算処理部に瞬停割込みをかける比較器と、
ユーザープログラムで設定される電圧上昇許容値を格納
するレジスタと、上記カウンタのカウント値を上記レジ
スタの電圧上昇許容値と比較して一致乃至電圧上昇許容
値より小さいとき上記中央演算処理部に電圧上昇割込み
をかける比較器とを設け、上記の各比較器から割込みが
かけられたとき上記中央演算処理部が各々所定の瞬停ま
たは電圧上昇割込みユーザープログラムを実行するよう
にしたことによって達成される。また上記目的は、発振
クロックパルスの周波数を可変できる発振回路と、該発
振回路のクロックパルスをカウントしてカウントアップ
したとき上記中央演算処理部に割込みをかけるカウンタ
と、入力するＡＣ電源波形が一定値より大きいとき出力
波形がＨｉｇｈになる信号を上記カウンタのクリア入力
へ出力するＡＣ入力部とを設け、上記カウンタより割込
みがかけられたとき上記中央演算処理部が所定の割込み
ユーザープログラムを実行するようにしたことによって
達成される。
ルスを発振する発振回路と、該発振回路のクロックパル
スをカウントするカウンタと、入力するＡＣ電源波形が
一定値より大きいとき出力波形がＨｉｇｈになる信号を
上記カウンタのクリア入力へ出力するＡＣ入力部と、ユ
ーザープログラムで設定される瞬停許容値を格納するレ
ジスタと、上記カウンタのカウント値を上記レジスタの
瞬停許容値と比較して一致乃至瞬停許容値より大きいと
き上記中央演算処理部に瞬停割込みをかける比較器と、
ユーザープログラムで設定される電圧上昇許容値を格納
するレジスタと、上記カウンタのカウント値を上記レジ
スタの電圧上昇許容値と比較して一致乃至電圧上昇許容
値より小さいとき上記中央演算処理部に電圧上昇割込み
をかける比較器とを設け、上記の各比較器から割込みが
かけられたとき上記中央演算処理部が各々所定の瞬停ま
たは電圧上昇割込みユーザープログラムを実行するよう
にしたことによって達成される。また上記目的は、発振
クロックパルスの周波数を可変できる発振回路と、該発
振回路のクロックパルスをカウントしてカウントアップ
したとき上記中央演算処理部に割込みをかけるカウンタ
と、入力するＡＣ電源波形が一定値より大きいとき出力
波形がＨｉｇｈになる信号を上記カウンタのクリア入力
へ出力するＡＣ入力部とを設け、上記カウンタより割込
みがかけられたとき上記中央演算処理部が所定の割込み
ユーザープログラムを実行するようにしたことによって
達成される。
【０００８】
【０００９】また、クロックパルスを発生する発振回路
に、クロックパルスの発振周波数を可変にできる発振回
路を設け、クロックパルスをカウントするカウンタがカ
ウントアップしたときＣＰＵに割込みをかけることによ
って達成される。
に、クロックパルスの発振周波数を可変にできる発振回
路を設け、クロックパルスをカウントするカウンタがカ
ウントアップしたときＣＰＵに割込みをかけることによ
って達成される。
【００１０】
【作用】上記構成によれば、カウンタは、ＡＣ入力部か
らの信号がカウンタのクリア（リセット）入力に入力す
ることによりクリア制御されながらクロックパルスを計
測し、ＡＣ電源の電源波形が一定レベル以下の時間をカ
ウント（計測）する。このカウンタのカウント（計測）
値とユーザープログラムによって設定したレジスタの瞬
停許容値と比較器により比較し、一致乃至瞬停許容値よ
りカウント値が大きくなることにより瞬停時間を計測す
る。瞬停時間が瞬停許容値に達したとき比較器からＣＰ
Ｕに割込みをかけ、ＣＰＵは瞬停が発生したことを検出
して停電時実行プログラムを実行することができる。
らの信号がカウンタのクリア（リセット）入力に入力す
ることによりクリア制御されながらクロックパルスを計
測し、ＡＣ電源の電源波形が一定レベル以下の時間をカ
ウント（計測）する。このカウンタのカウント（計測）
値とユーザープログラムによって設定したレジスタの瞬
停許容値と比較器により比較し、一致乃至瞬停許容値よ
りカウント値が大きくなることにより瞬停時間を計測す
る。瞬停時間が瞬停許容値に達したとき比較器からＣＰ
Ｕに割込みをかけ、ＣＰＵは瞬停が発生したことを検出
して停電時実行プログラムを実行することができる。
【００１１】また上記カウンタのカウント（計測）値を
ユーザープログラムで設定した他のレジスタの電圧上昇
許容値と他の比較器で比較し、カウント（計測）値が電
圧上昇許容値と一致乃至電圧上昇許容値より小さいとき
上記ＣＰＵに比較器より割込みがかけられる。この割込
みが入力したときは上記ＣＰＵは電圧上昇時実行プログ
ラムを実行する。
ユーザープログラムで設定した他のレジスタの電圧上昇
許容値と他の比較器で比較し、カウント（計測）値が電
圧上昇許容値と一致乃至電圧上昇許容値より小さいとき
上記ＣＰＵに比較器より割込みがかけられる。この割込
みが入力したときは上記ＣＰＵは電圧上昇時実行プログ
ラムを実行する。
【００１２】また、発振回路のクロックパルスの発振周
波数を可変設定することによって、カウンタがカウント
アップしたときを瞬停時間として計測できる。
波数を可変設定することによって、カウンタがカウント
アップしたときを瞬停時間として計測できる。
【００１３】
【実施例】以下、一実施例の図面により本発明を詳細に
説明する。図１は、本発明に係る瞬停割込み、電圧上昇
割込みのうち、瞬停割込みに係る構成を示す図である。
１はＡＣ入力部で、電源の電圧波形が一定レベル以上に
ある時にＨｉｇｈになる信号をカウンタ２のクリア（リ
セット）入力へ出力する。２はカウンタで、発振回路５
からのクロックパルスをカウントし、カウント（計測）
値を下記比較器３に出力する。また、ＡＣ入力部１から
カウンタへクリア入力が入ると、カウント値を０にす
る。３は比較器で、２つの入力データを比較して、カウ
ンタ２からのデータが下記レジスタ４からのデータと一
致乃至それより大きくなった時に出力し、ＣＰＵ６に割
込みをかける。４はレジスタで、ユーザープログラムで
設定された瞬停許容値が格納される。６はＣＰＵ（中央
演算処理部）であり、１０は外部入力機器から入力デー
タを読み込む入力部である。９は上記ＣＰＵの演算結果
を外部負荷に伝えるための出力部であり、多様な出力機
器が接続されている。８はあらかじめシーケンスプログ
ラムが記憶されたユーザＲＡＭ（メモリ）、７はシステ
ムプログラムが記憶されたＲＯＭで、上記各部を総括的
に動作制御するものである。
説明する。図１は、本発明に係る瞬停割込み、電圧上昇
割込みのうち、瞬停割込みに係る構成を示す図である。
１はＡＣ入力部で、電源の電圧波形が一定レベル以上に
ある時にＨｉｇｈになる信号をカウンタ２のクリア（リ
セット）入力へ出力する。２はカウンタで、発振回路５
からのクロックパルスをカウントし、カウント（計測）
値を下記比較器３に出力する。また、ＡＣ入力部１から
カウンタへクリア入力が入ると、カウント値を０にす
る。３は比較器で、２つの入力データを比較して、カウ
ンタ２からのデータが下記レジスタ４からのデータと一
致乃至それより大きくなった時に出力し、ＣＰＵ６に割
込みをかける。４はレジスタで、ユーザープログラムで
設定された瞬停許容値が格納される。６はＣＰＵ（中央
演算処理部）であり、１０は外部入力機器から入力デー
タを読み込む入力部である。９は上記ＣＰＵの演算結果
を外部負荷に伝えるための出力部であり、多様な出力機
器が接続されている。８はあらかじめシーケンスプログ
ラムが記憶されたユーザＲＡＭ（メモリ）、７はシステ
ムプログラムが記憶されたＲＯＭで、上記各部を総括的
に動作制御するものである。
【００１４】次に、図２の波形に基づいて図１の動作を
説明する。図２の（ａ）はＡＣ電源波形で、正常な場合
（周期Ｔ1）は、ＡＣ入力部１の抵抗１ｂ，１ｃ，ホト
カプラ１ｄで決定される電圧が一定電圧（Ｖ1）以上の
時、ＡＣ入力部１からは出力波形がＨｉｇｈとなる信
号、即ちカウンタクリア入力（図２の（ｂ））が出力さ
れる。カウンタ２の入力には発振回路５からクロックパ
ルスが入力されていて、カウンタ２はこれをカウント
（計測）する。ただし、電源波形が一定レベル以上の時
はＡＣ入力部１の出力波形（ｂ）がＨｉｇｈの信号がク
リア入力（リセット入力）に入力されているので、パル
スのカウントは電源波形（ａ）が一定レベル以下の時し
かカウントされない。図２の（ｃ）はカウンタ２の計測
パルスを示す。
説明する。図２の（ａ）はＡＣ電源波形で、正常な場合
（周期Ｔ1）は、ＡＣ入力部１の抵抗１ｂ，１ｃ，ホト
カプラ１ｄで決定される電圧が一定電圧（Ｖ1）以上の
時、ＡＣ入力部１からは出力波形がＨｉｇｈとなる信
号、即ちカウンタクリア入力（図２の（ｂ））が出力さ
れる。カウンタ２の入力には発振回路５からクロックパ
ルスが入力されていて、カウンタ２はこれをカウント
（計測）する。ただし、電源波形が一定レベル以上の時
はＡＣ入力部１の出力波形（ｂ）がＨｉｇｈの信号がク
リア入力（リセット入力）に入力されているので、パル
スのカウントは電源波形（ａ）が一定レベル以下の時し
かカウントされない。図２の（ｃ）はカウンタ２の計測
パルスを示す。
【００１５】そしてカウンタ２のカウント値はレジスタ
４に設定してある値と比較器３によって比較されるが、
カウンタ２の値がレジスタ４の値より小さい間は、ＣＰ
Ｕ６に割込みはかからない。即ち、ＡＣ入力部１に入力
するＡＣ電源が正常な周期Ｔ1では、カウンタ２はクリ
アされてしまうので、常にレジスタ４の値より小さく、
比較器３からの出力はない。
４に設定してある値と比較器３によって比較されるが、
カウンタ２の値がレジスタ４の値より小さい間は、ＣＰ
Ｕ６に割込みはかからない。即ち、ＡＣ入力部１に入力
するＡＣ電源が正常な周期Ｔ1では、カウンタ２はクリ
アされてしまうので、常にレジスタ４の値より小さく、
比較器３からの出力はない。
【００１６】そこで、周期Ｔ2のように、入力ＡＣ電源
に異常が起り、半波長の瞬停が起きた場合、この間、電
源電圧が一定レベル以上にならないので、ＡＣ入力部１
からカウンタ２のクリア入力に信号が入力されず、カウ
ンタ２は計測を続け、カウント値を半波長分多く計測す
る。このときカウンタ２の計測値は比較器３によりレジ
スタ４の値と比較され、一致乃至カウンタ２の値の方が
大きくなるので、比較器３から信号出力しＣＰＵ６に割
込みがかかる。これによりＣＰＵ６は瞬停が発生したこ
とを検出できる。
に異常が起り、半波長の瞬停が起きた場合、この間、電
源電圧が一定レベル以上にならないので、ＡＣ入力部１
からカウンタ２のクリア入力に信号が入力されず、カウ
ンタ２は計測を続け、カウント値を半波長分多く計測す
る。このときカウンタ２の計測値は比較器３によりレジ
スタ４の値と比較され、一致乃至カウンタ２の値の方が
大きくなるので、比較器３から信号出力しＣＰＵ６に割
込みがかかる。これによりＣＰＵ６は瞬停が発生したこ
とを検出できる。
【００１７】図３はユーザープログラムの構成を示す。
ＣＰＵ６は電源波形が正常な時は、通常プログラム１１
を実行している。しかし、上記のようにして瞬停が検出
され、ＣＰＵ６に割込みが入った場合、ＣＰＵ６は停電
時実行プログラム１２を実行し、出力部９に接続された
各出力機器ごとに安全に停止させるためのシーケンスを
実行する。
ＣＰＵ６は電源波形が正常な時は、通常プログラム１１
を実行している。しかし、上記のようにして瞬停が検出
され、ＣＰＵ６に割込みが入った場合、ＣＰＵ６は停電
時実行プログラム１２を実行し、出力部９に接続された
各出力機器ごとに安全に停止させるためのシーケンスを
実行する。
【００１８】また、図４のように上記停電時実行プログ
ラムにおいて、停電時にバッテリーによりバックアップ
されたメモリに瞬停した月日，時刻，瞬停した時間を格
納していくことにより、停電の来歴を記憶することがで
きる。これにより電源の管理が行なえる。
ラムにおいて、停電時にバッテリーによりバックアップ
されたメモリに瞬停した月日，時刻，瞬停した時間を格
納していくことにより、停電の来歴を記憶することがで
きる。これにより電源の管理が行なえる。
【００１９】図５は、瞬停割込みおよび電圧上昇割込み
を含む本発明の実施例であり、図１の実施例に第２の比
較器３ｂと第２のレジスタ４ｂをそれぞれ１個追加する
ことにより、レジスタ４ｂに電圧上昇許容値を設定し、
カウント値を比較器３ｂにより比較して設定値より小さ
ければＣＰＵ６に割込みをかけ、電圧上昇を検出する。
図６のＡＣ電源波形（ａ）が正常電圧Ｈ1よりＨ 2 に電圧
が上昇したとき、ＡＣ入力部出力波形（ｂ）は正常電圧
Ｈ1のときよりＨｉｇｈになる時間幅が長くなる。した
がって周期Ｔ2におけるＡＣ入力部出力波形（ｂ）がＬ
ｏｗである期間にカウンタ２がカウントするので、その
カウント（計測）値は周期Ｔ1の正常電圧のときより小
さくなる。またレジスタ４ｂに設定する電圧上昇許容値
は、正常電圧時にＡＣ入力部出力波形（ｂ）がＬｏｗで
ある期間にカウンタ２がカウントする計測パルス（ｃ）
より小さい値に設定してある。この設定もユーザープロ
グラムにより設定し格納される。このようにして電圧上
昇時にカウンタ２がカウントしたカウント（計測）値は
比較器３ｂで比較され、レジスタ４ｂに設定した電圧上
昇許容値より小さければ比較器３ｂよりＣＰＵ６に電圧
上昇割込みをかける。ＣＰＵ６は、この電圧上昇の検出
によって図７の通常プログラム１１の実行を中止して電
圧上昇時実行プログラム１３を実行する。なお、第１の
比較器３ａ及び第１のレジスタ４ａは瞬停の発生を検出
するもので、図１と同様に瞬停を検出し、そのプログラ
ムを実行することができる。
を含む本発明の実施例であり、図１の実施例に第２の比
較器３ｂと第２のレジスタ４ｂをそれぞれ１個追加する
ことにより、レジスタ４ｂに電圧上昇許容値を設定し、
カウント値を比較器３ｂにより比較して設定値より小さ
ければＣＰＵ６に割込みをかけ、電圧上昇を検出する。
図６のＡＣ電源波形（ａ）が正常電圧Ｈ1よりＨ 2 に電圧
が上昇したとき、ＡＣ入力部出力波形（ｂ）は正常電圧
Ｈ1のときよりＨｉｇｈになる時間幅が長くなる。した
がって周期Ｔ2におけるＡＣ入力部出力波形（ｂ）がＬ
ｏｗである期間にカウンタ２がカウントするので、その
カウント（計測）値は周期Ｔ1の正常電圧のときより小
さくなる。またレジスタ４ｂに設定する電圧上昇許容値
は、正常電圧時にＡＣ入力部出力波形（ｂ）がＬｏｗで
ある期間にカウンタ２がカウントする計測パルス（ｃ）
より小さい値に設定してある。この設定もユーザープロ
グラムにより設定し格納される。このようにして電圧上
昇時にカウンタ２がカウントしたカウント（計測）値は
比較器３ｂで比較され、レジスタ４ｂに設定した電圧上
昇許容値より小さければ比較器３ｂよりＣＰＵ６に電圧
上昇割込みをかける。ＣＰＵ６は、この電圧上昇の検出
によって図７の通常プログラム１１の実行を中止して電
圧上昇時実行プログラム１３を実行する。なお、第１の
比較器３ａ及び第１のレジスタ４ａは瞬停の発生を検出
するもので、図１と同様に瞬停を検出し、そのプログラ
ムを実行することができる。
【００２０】図８は、図１もしくは図５において、レジ
スタ４，４ａの瞬停許容値の設定、またはレジスタ４ｂ
の電圧上昇許容値の設定をデジタルスイッチ１４に置き
かえた場合の実施例であり、デジタルスイッチ１４の操
作により外部から直接許容値の設定ができ、瞬停許容時
間の設定ができる。
スタ４，４ａの瞬停許容値の設定、またはレジスタ４ｂ
の電圧上昇許容値の設定をデジタルスイッチ１４に置き
かえた場合の実施例であり、デジタルスイッチ１４の操
作により外部から直接許容値の設定ができ、瞬停許容時
間の設定ができる。
【００２１】図９は、発振回路５の発振周波数を外部５
ａから任意に変えられるようにした実施例で、発振回路
５の出力するクロックパルスを変更することによって、
カウンタ２がカウントアップするまでの時間を変えるこ
とができる。例えば、発振周波数を上げると、カウンタ
２は所定のカウント値まで短時間にカウントアップ（Ｄ
７）し、このカウントアップしたときＣＰＵ６に割込み
をかける。この実施例の場合は比較器及びレジスタを使
用する必要がなくなり、それだけ構成が簡単になる。
ａから任意に変えられるようにした実施例で、発振回路
５の出力するクロックパルスを変更することによって、
カウンタ２がカウントアップするまでの時間を変えるこ
とができる。例えば、発振周波数を上げると、カウンタ
２は所定のカウント値まで短時間にカウントアップ（Ｄ
７）し、このカウントアップしたときＣＰＵ６に割込み
をかける。この実施例の場合は比較器及びレジスタを使
用する必要がなくなり、それだけ構成が簡単になる。
【００２２】
【発明の効果】以上の如く、本発明によるプログラマブ
ルコントローラによれば、瞬停許容時間をユーザーによ
って任意に設定でき、ユーザーが外部機器の瞬停許容時
間に合せて最適値の設定をすることができる。また瞬停
時間の計測は、電源波形が一定レベル以下の時間をクロ
ックパルスをカウントするカウンタによって計測し、カ
ウント（計測）値を設定瞬停許容値と比較検出するか
ら、瞬停発生から瞬停許容値までの瞬停時間の計測が極
めて正確に行なえる。そしてこの瞬停検出により停電時
実行プログラムを実行することにより、個々の外部機器
に対応した安全停止をさせるシーケンスを実行すること
ができ、また瞬停の月日，時刻，瞬停時間等の来歴を記
憶させることができる。また、電圧上昇の検出及び制御
も同様にすることができ、常に適切な検出、制御が可能
となる。
ルコントローラによれば、瞬停許容時間をユーザーによ
って任意に設定でき、ユーザーが外部機器の瞬停許容時
間に合せて最適値の設定をすることができる。また瞬停
時間の計測は、電源波形が一定レベル以下の時間をクロ
ックパルスをカウントするカウンタによって計測し、カ
ウント（計測）値を設定瞬停許容値と比較検出するか
ら、瞬停発生から瞬停許容値までの瞬停時間の計測が極
めて正確に行なえる。そしてこの瞬停検出により停電時
実行プログラムを実行することにより、個々の外部機器
に対応した安全停止をさせるシーケンスを実行すること
ができ、また瞬停の月日，時刻，瞬停時間等の来歴を記
憶させることができる。また、電圧上昇の検出及び制御
も同様にすることができ、常に適切な検出、制御が可能
となる。
【図１】本発明に係る瞬停割込み、電圧上昇割込みのう
ち、瞬停割込みに係る構成図である。
ち、瞬停割込みに係る構成図である。
【図２】図１の動作を説明する波形図である。
【図３】ユーザープログラムの構成を示す図である。
【図４】停電来歴メモリの説明図である。
【図５】本発明の実施例構成図である。
【図６】図５の動作を説明する波形図である。
【図７】ユーザープログラムの構成を示す図である。
【図８】本発明に係る瞬停／電圧上昇許容値がディジタ
ルスイッチにより設定されるようにした一部構成図であ
る。
ルスイッチにより設定されるようにした一部構成図であ
る。
【図９】本発明の他の実施例の一部構成図である。
【図１０】瞬停時間等を説明するタイムチャートであ
る。
る。
１…ＡＣ入力部、２…カウンタ、３，３ａ，３ｂ…比較
器、４，４ａ，４ｂ…レジスタ、５…発振器、６…ＣＰ
Ｕ、７…ＲＯＭ、８…ＲＡＭ、９…出力部、１０…入力
部、１１…通常プログラム、１２…瞬停時実行プログラ
ム、１３…電圧上昇時実行プログラム、１４…デジタル
スイッチ。
器、４，４ａ，４ｂ…レジスタ、５…発振器、６…ＣＰ
Ｕ、７…ＲＯＭ、８…ＲＡＭ、９…出力部、１０…入力
部、１１…通常プログラム、１２…瞬停時実行プログラ
ム、１３…電圧上昇時実行プログラム、１４…デジタル
スイッチ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−35170（ＪＰ，Ａ) 特開 平５−53618（ＪＰ，Ａ) 特開 平２−223864（ＪＰ，Ａ) 実開 昭62−61130（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G05B 19/04 - 19/05
Claims (2)
- 【請求項１】 外部機器から信号を取込む入力部と、外
部機器に信号出力する出力部と、制御プログラム記憶部
に記憶された制御プログラムにしたがって演算を行なう
中央演算処理部とを備えたプログラムコントローラにお
いて、クロックパルスを発振する発振回路と、該発振回
路のクロックパルスをカウントするカウンタと、入力す
るＡＣ電源波形が一定値より大きいとき出力波形がＨｉ
ｇｈになる信号を上記カウンタのクリア入力へ出力する
ＡＣ入力部と、ユーザープログラムで設定される瞬停許
容値を格納するレジスタと、上記カウンタのカウント値
を上記レジスタの瞬停許容値と比較して一致乃至瞬停許
容値より大きいとき上記中央演算処理部に瞬停割込みを
かける比較器と、ユーザープログラムで設定される電圧
上昇許容値を格納するレジスタと、上記カウンタのカウ
ント値を上記レジスタの電圧上昇許容値と比較して一致
乃至電圧上昇許容値より小さいとき上記中央演算処理部
に電圧上昇割込みをかける比較器とを設け、上記の各比
較器から割込みがかけられたとき上記中央演算処理部が
各々所定の瞬停または電圧上昇割込みユーザープログラ
ムを実行するようにしたことを特徴とするプログラマブ
ルコントローラ。 - 【請求項２】 外部機器から信号を取込む入力部と、外
部機器に信号出力する出力部と、制御プログラム記憶部
に記憶された制御プログラムにしたがって演算を行なう
中央演算処理部とを備えたプログラマブルコントローラ
において、発振クロックパルスの周波数を可変できる発
振回路と、該発振回路のクロックパルスをカウントして
カウントアップしたとき上記中央演算処理部に割込みを
かけるカウンタと、入力するＡＣ電源波形が一定値より
大きいとき出力波形がＨｉｇｈになる信号を上記カウン
タのクリア入力へ出力するＡＣ入力部とを設け、上記カ
ウンタより割込みがかけられたとき上記中央演算処理部
が所定の割込みユーザープログラムを実行するようにし
たことを特徴とするプログラマブルコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22365493A JP3211506B2 (ja) | 1993-09-08 | 1993-09-08 | プログラマブルコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22365493A JP3211506B2 (ja) | 1993-09-08 | 1993-09-08 | プログラマブルコントローラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0778006A JPH0778006A (ja) | 1995-03-20 |
| JP3211506B2 true JP3211506B2 (ja) | 2001-09-25 |
Family
ID=16801574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22365493A Expired - Fee Related JP3211506B2 (ja) | 1993-09-08 | 1993-09-08 | プログラマブルコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3211506B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013134561A (ja) * | 2011-12-26 | 2013-07-08 | Hitachi Industrial Equipment Systems Co Ltd | プログラマブルコントローラ |
-
1993
- 1993-09-08 JP JP22365493A patent/JP3211506B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0778006A (ja) | 1995-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900001444B1 (ko) | 내연기관 제어장치 | |
| JP3211506B2 (ja) | プログラマブルコントローラ | |
| JP3072720B2 (ja) | 情報処理装置 | |
| JPS62143153A (ja) | 中央処理装置の制御装置 | |
| JPH088889A (ja) | 外部同期装置 | |
| CN105320029A (zh) | 恒定周期信号监视电路和负载控制备用信号发生电路 | |
| JPS62168204A (ja) | デジタル制御装置 | |
| JPH01245322A (ja) | マイクロプロセッサの停電制御回路 | |
| JP2982294B2 (ja) | プログラマブルコントローラの瞬時停電時間検出方法 | |
| JPH05181709A (ja) | 間欠動作用ウォッチドッグタイマ | |
| US20230216488A1 (en) | Event detection control device and method for circuit system controlled by pulse wave modulation signal | |
| JP4248963B2 (ja) | 計時装置 | |
| JPH0792772B2 (ja) | ウォッチドッグタイマ装置 | |
| JPH02184938A (ja) | ウォッチドッグタイマ回路 | |
| JP2002287807A (ja) | 制御装置の動作異常検出システムおよびその方法 | |
| JPH06103480B2 (ja) | 停電処理装置 | |
| KR100301576B1 (ko) | 직렬 통신 시스템에서의 직렬 통신 부하 감시장치 및 방법 | |
| JP4083954B2 (ja) | 異常監視装置及び異常監視方法 | |
| JPH01191918A (ja) | マイクロコンピュータ | |
| JPH04172515A (ja) | データ読み取り装置 | |
| JPS60100235A (ja) | 自己診断回路 | |
| SU1256063A1 (ru) | Устройство дл определени ресурса издели | |
| KR0167172B1 (ko) | 원격표시장치 | |
| JPH0342581A (ja) | 自動機の信号切替リレーの動作回数管理方式 | |
| JPH0320775B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |