KR890007083Y1 - 실시간 클럭감시에 의한 중앙처리장치의 재개회로 - Google Patents

실시간 클럭감시에 의한 중앙처리장치의 재개회로

Info

Publication number
KR890007083Y1
KR890007083Y1 KR2019870008398U KR860008398U KR890007083Y1 KR 890007083 Y1 KR890007083 Y1 KR 890007083Y1 KR 2019870008398 U KR2019870008398 U KR 2019870008398U KR 860008398 U KR860008398 U KR 860008398U KR 890007083 Y1 KR890007083 Y1 KR 890007083Y1
Authority
KR
South Korea
Prior art keywords
time clock
real time
central processing
processing unit
cpu
Prior art date
Application number
KR2019870008398U
Other languages
English (en)
Other versions
KR880001201U (ko
Inventor
윤영철
Original Assignee
삼성전자주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 정용문 filed Critical 삼성전자주식회사
Priority to KR2019870008398U priority Critical patent/KR890007083Y1/ko
Publication of KR880001201U publication Critical patent/KR880001201U/ko
Application granted granted Critical
Publication of KR890007083Y1 publication Critical patent/KR890007083Y1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying
    • G06F11/1415Saving, restoring, recovering or retrying at system level
    • G06F11/1438Restarting or rejuvenating

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Exchange Systems With Centralized Control (AREA)

Abstract

내용 없음.

Description

실시간 클럭감시에 의한 중앙처리장치의 재개회로
제1도는 종래의 교환기는 중앙처리장치 시스템의 블럭도.
제2도는 본 고안에 따른 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실시간 클럭회로 2 : 중앙처리장치
10 : 제1카운터 20 : 제2카운터
본 고안은 중앙처리 장치를 사용하는 시스템에서 하드웨어 또는 소프트웨어적인 원인으로 결함이 생겼을시 이를 검출하여 시스템을 자동으로 리스타트(Restart)시키는 회로에 관한 것이다.
종래의 중앙처리장치(CPU)를 사용하고 있는 교환기 시스템에 있어서는 하드웨어 또는 스프트웨어에 결함이 발생하였을 경우 경보시스템의 작동으로 자동으로 경보를 한다하더라고 중앙처리장치 동작을 재개시키기 위해 관리자가 일일이 손으로 재개신호를 입려시킴으로써 시스템 초기 시동상태를 되돌려야 하는 불편함이 있어왔다.
이와 같은 종래의 중아처리장치(CPU)를 사용하고 있는 교환기 시스템은 제1도에 도시한 바와 같이 10msec마다 취급자 재호출과 같은 시간동작을 실핼할수 있게 펄스를 출력하는 실시간 클럭회로(1)와, 데이타를 입출력하며 메모리(5)를 지정하기 위한 어드레스 및 시스템을 제어하기 위한 제어신호를 출력하는 중앙처리장치(2)와, 상기 중앙처리장치(2)로 부터 출력하는 어드레스 및 제어신호와 상기 중앙처리장치(2)에 입출력하는 데이타를 상기 장치와 외부 장치간의 완충역활을 하는 버퍼(3)와, 상기 중앙처리장치(2)로 부터 출력하는 제어신호에 따라 어드레스를 디코딩하여 사용하고자 하는 메모리를 선택하는 디코더(4)와, 상기 디코더(4)의 출력과 상기 중앙처리장치(2)에서 출력하는 어드레스에 따라 데이타를 소정의 메모리에 리드 또는 라이트를 하는 메모리(5)로 구성되며, 상기 중앙처리장치(2)이 고장이 발생하였을 경우 고장별로 발광다이오드(LED1 - LEDn)를 각각 점등하여 상기 중앙처리장치(2)의 상태를 알려주는 모니터 회로(6) 및 중아처리장치(2)의 기능에 고장이 발생하였을 경우 관리자가 중앙처리장치(2)의 동작을 재개시켜주는 리스타트회로(7)로 구성되어 있다.
따라서 상기 중앙처리 장치(2)의 동작 수행과 관련한 기능상의 고장, 즉 예를 들어 중앙처리장치(2)가 동작하다가 프로그램을 수행하지 못하고 정지한다든가, 또는 상기 중앙처리장치(2)가 실시간 클럭회로(1)로 부터 10msec마다 실시간 클럭을 받도록 되어 있는데 이 실시간 클럭 신호의 주기가 부정확하거나 중단이 되었을때, 또는 메로리(5)중 다이나믹 램(Dynamic RAM)은 메로리 내용을 유지하기 위하여 2msec 마다 한번씩 리프레쉬(Reflash)를 해주어야 하는데 이 일정주기가 부정확하거나 중단되었을때 또는 프로글램의 기능 수행도중 메모리 데이타의 파괴 및 프로그램의 에러로 인하여 기능이 비정상적으로 수행될 떼 등의 사고가 발생하였을 경우가 있다.
이때 관리자는 제1도의 모니터회로(6)에서 출력하는 고장유무를 종류별로 인지시키는 발광다이오드(LED1 - LEDn)의 점등상태를 관찰하고, 리스타트회로(7)의 리스타트 스위치를 눌러 중앙처리장치(2)의 동작을 처음부터 다시 수행하도록 재게시킨다.
그러나 복구를 검사하거나 재개시켰음에도 불구하고 다시 점등상태가 계속되면 중앙처리장치(2)의 고장으로 보고 상기 장치를 교체하는 방식을 사용하여 왔다.
따라서 본 고안의 목적은 중앙제어장치의 기능 수행중 고장이 생겼을시 이를 검출하여 리스타트할 수 있는 회로를 제공함에 있다.
상기와 같은 본 고안의 목적을 달성하기 위하여 본 고안은 실시간 클럭회로와 중앙처리장치를 구비한 교환기 시스템이 있어서, 소정시간마다 출력하는 실시간 클럭을 입력하여 계수함과 동시에 상기 중앙처리장치에서 출력하는 실시간 클럭 확인 펄스를 클리어 신호로 입력하여 상기 중앙처리장치의 기능수행에 결합이 생겼을시 상기 실시간 클럭을 소정수 계수하고 리스타트 펄스를 출력하는 카운터를 구비하여, 상기 리스타트 펄스에 의해 중앙처리장치의 기능 수행을 재개시킴을 특징으로한다.
이하 본 고안을 도면을 참조하여 상세히 설명한다.
제2도는 본 고안에 따른 실시간 감시에 의한 중앙처리장치의 리스타트 회로도로서, 1은 제1도에 도시한 바와 같은 통상의 실시간 클럭 회로이며, 1는 제1도에 도시한 바와 같은 통상의 실시간 클럭회로이며, 그는 제1도에 도시한 바와 같이 중앙처리장치이고, 10 및 20은 각각 제1카운터, 제2카운터이다.
통상의 교환기에 있어서는 교환기 동작에 필요한 실시간 클럭(Real Time clock)을 발생하는 실시간 클럭회로(1)와, 중앙처리장치(2)를 구비하고 있음은 이미 전술한 바와 같다.
따라서 실시간 클럭회로(1)에서 출력하는 실시간 클럭 RTC중앙처리(2)의 인터럽트단자에 입력하므로서 교환업부의 제어동작을 실시간으로 수행하게된다 또한, 상기 실시간 클럭회로 (2)에서 출력하는 실시간 클럭 RCT와 반전된 실시간 클럭 RTC를 N단 카운터인 제1카운터(10)의 클럭퍼스 입력단자에 입력시켜 상기 실시간 클럭 RTC가 인가될때마다 상기 카운터(10)의 내용이 1씩 증가하도록 한다.
그러나 상기 중앙처리장치(2)가 정상동작을 할때에는 상기 실시간 클럭 RTC를 인터럽트단자 (INT)로 입력하면, 곧 이어서 상기 인터럽트를 인정하는 확인신호인 실시간 확인신호 RTC ACK신호를 상기 중앙처리장치(2)는 출력을 한다.
따라서 상기 RTC ACK신호가 상기 카운터(10)의 클리어단자(CR1)로 압력함으로써 상기 카운터(10)의 내용은 클리어된다, 그러나 중앙처리(2)가 전술한 바와 같이 프로그램 수행 또는 하드웨어에 고장이 발생하게 되면 전술한 실시간 클럭 회로(1)에서 실시간 클럭 RTC 가 입력하여도 상기 RTC ACK신호를 출력하지 않는다.
따라서 중앙처리장치(2)로 부터 상기 RTC ACK 신호가 출력하지 않으면, 제1카운터(10)는 카운터의 내용이 클리어되지 않고 전술한 실시간 클럭 RTC 계속하여 계수하게 되며, 상기 카운터(10)가 N단 카운터라 하고 상기 실시간 클럭 RTC의 주기를 T라 하면 Tx2n시간후에는 상기 제1카운터(10)의 캐리출력단자 CA1으로 부터 캐리펄스가 출력한다.
따라서 이 캐리 펄스를 리스타트를 지시하는 신호 RST1으로 하여 중앙처리장치(2)의 NMI단자로 입력을 시키면, 상기 중앙처리장치(2)는 NMI 서비스 루틴을 수행하기 위해 메모리의 특정번지로 점프한다. 즉, NMI가 발생되면, 중앙처리장치(2)는 해당 인터럽트에 의해 수행하던 내용을 내부 레지스터에 대피시킨 후 인터럽트를 디스에이블시킨다.
이후 상기 중앙처리(2)는 상기 메모리의 특정번지로 점프하여 메모리에 저장된 해당 내용에 의해 NMI서비스루틴을 수행하는데, 이때 NMI 서비스 루틴은 사용자의 프로그램의 의해 리스타트 프로그램을 저장하면 된다. 이후 상기 NMI 프로그램 수행을 완료하면, 상기 중앙처리장치(2)는 내부 레지스터에 대피시킨 상기 인터럽트 서비스 루틴을 재수행하게 된다.
전술한 바와 같이 RST 신호에 리스타트 명령을 받아 중앙처리장치(2)가 동작을 다시 계속하게 된 경우, 프로그램 수행에 이상이 없음이 확인되면 상기 중앙처리장치(2)는 전술한 RTC ACK신호를 출력하게 되며 이로인해 상기 제1카운터(10)의 내용이 클리어되어 상기 중앙처리장치(2)는 정상동작을 하게 된다.
그러나 RST1 신호에 의해 리스타트 명령을 수행해도 상기 중앙처리장치(2)가 정상 상태로 돌아오지 못하는 치명적인 고장이 발생했을 경우에는 상기 N단 카운터인 제1카운터(10)로 부터 전술한 바와 같이 계속하여 캐리펄스가 캐리 출력단자(CA1)로 부터 출력하고, 이 펄스를 다시 제2카운터(20)의 클럭 입력단자(CK2)로 입력하여 상기 캐리펄스를 카운트하게 된다.
따라서 제2카운터(20)를 M단 카운터라 하면 TX2nx2m시간후에는 상기 M단 카운터인 제2카운터(20)로 부터 캐리펄스가 캐리출력단자(CA2)로 출력하는데, 이 신호는 보다 근본적인 리스타트를 지시하는 신호, 즉, RST2로 상기 중앙처리장치(2)의 RES단자로 입력한다. 이때 상기 RST2신호는 중앙처리장치(2)를 초기화시키기 위한 리세트 신호로 인가되므로, 중앙처리장치(2)내의 각 레지스터 및 인터럽트가 디스에이블되고, 어드레스 버스 및 데이타 버스는 트라이스테이트(Tri - state)가 되며, 중앙처리장치(2)로 부터 출력되어지는 모든 신호는 비동작상태(inactive)가 된다.
그러므로 중앙처리장치(2)는 현재 수행중이있던 모는 프로그램들을 버리게 되며 처음부터 시스템을 가동하게 된다.
그러나 이때 상기 RST2신호가 출력하기 전에 상기 중앙처리장치(2)가 정상동작을 할때에는 전술한 바와 같이 RTC ACK신호가 출력하게 되며, 이로 인해 제1카운터(10) 및 제2타운터(20)를 클리어시키기 때문에 상기 중앙처리장치(2)는 정상동작을 수행하게 된다.
전술한 바와 같이 본 고안은 중앙처리장치를 사용하는 교환기 시스템에 있어서 중앙처리장치가 소프트적인 고장이나 하드웨어적인 고장이 발생하였을 경우 계층적인 리스타트 동작을 수행할 수 있어 프로그램 수행의 에러에서 상기 중앙처리장치가 동작을 재수행함으로써 정상동작을 효율적으로 진행할수 있는 이점이 있다.

Claims (1)

  1. 교환업무를 실행하기 위한 클럭을 발생하는 실시간 클럭회로(1)와, 상기 클럭을 인터럽트신호로 사용하는 중앙처리장치(2)를 구비한 교환기 시스템에 있어서, 상기 실시간 클럭회로(1)의 실시간 클럭을 카운트함과 동시에 상기 중앙처리장치(2)에서 출력하는 실시간 클럭 확인펄스(RTC ACK)를 클리어신호로 입력하여 상기 중앙처리장치(2)에서 기능수행에 결함이 생겼을시 상기 중앙처리장치(2)의 동작을 재개하는 신호(RST1, RST2)를 계층적으로 발생하여 상기 중앙처리장치(2)로 공급하는 카운터회로(10), (20)로 구성함을 특징으로 하는 실시간 클럭 감시에 의한 중앙처리장치 리스타트 회로.
KR2019870008398U 1986-06-16 1986-06-16 실시간 클럭감시에 의한 중앙처리장치의 재개회로 KR890007083Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870008398U KR890007083Y1 (ko) 1986-06-16 1986-06-16 실시간 클럭감시에 의한 중앙처리장치의 재개회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870008398U KR890007083Y1 (ko) 1986-06-16 1986-06-16 실시간 클럭감시에 의한 중앙처리장치의 재개회로

Publications (2)

Publication Number Publication Date
KR880001201U KR880001201U (ko) 1988-02-23
KR890007083Y1 true KR890007083Y1 (ko) 1989-10-16

Family

ID=19252677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870008398U KR890007083Y1 (ko) 1986-06-16 1986-06-16 실시간 클럭감시에 의한 중앙처리장치의 재개회로

Country Status (1)

Country Link
KR (1) KR890007083Y1 (ko)

Also Published As

Publication number Publication date
KR880001201U (ko) 1988-02-23

Similar Documents

Publication Publication Date Title
US7137036B2 (en) Microcontroller having an error detector detecting errors in itself as well
KR890007083Y1 (ko) 실시간 클럭감시에 의한 중앙처리장치의 재개회로
JPS6129239A (ja) プロセツサ異常再開方式
JPH11259340A (ja) コンピュータの再起動制御回路
US20060195849A1 (en) Method for synchronizing events, particularly for processors of fault-tolerant systems
KR100194979B1 (ko) 이중화 프로세서 시스템의 동작모드 결정방법
JPH1078896A (ja) 産業用電子計算機
JPH03139736A (ja) 情報処理システムにおける系切替方式
KR100408266B1 (ko) 컴퓨터 시스템의 폴트 자동 복구장치
JPH04148246A (ja) ウオツチドツグタイマ
EP0342261B1 (en) Arrangement for error recovery in a self-guarding data processing system
JP2675645B2 (ja) システム故障監視装置
JP2725107B2 (ja) 割り込み装置
JPH10143393A (ja) 診断処理装置
JP2002318643A (ja) 情報処理装置
JP3055249B2 (ja) プロセッサのデバッグ方式
JPS5983438A (ja) プログラム異常検出方式
JPH0448332A (ja) 情報処理装置
JPH02181233A (ja) 情報処理システム
JPH1020968A (ja) 選択的ハードウェア・リセット回路
SU557367A1 (ru) Система дублированных цифровых вычислительных машин (цвм)
JPH02294767A (ja) マルチプロセッサシステムのcpu障害検出方式
JPH05290011A (ja) 共有資源排他制御装置を使用した疎結合電子計算機システムにおける障害監視方式
JPH01205244A (ja) ロギング情報収集方式
JPH04332047A (ja) 冗長計算機システムの同期外れ時の切替方式

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20000926

Year of fee payment: 12

EXPY Expiration of term