JPS639691B2 - - Google Patents
Info
- Publication number
- JPS639691B2 JPS639691B2 JP56070364A JP7036481A JPS639691B2 JP S639691 B2 JPS639691 B2 JP S639691B2 JP 56070364 A JP56070364 A JP 56070364A JP 7036481 A JP7036481 A JP 7036481A JP S639691 B2 JPS639691 B2 JP S639691B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- signal
- timer
- switching
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005856 abnormality Effects 0.000 claims description 16
- 238000001514 detection method Methods 0.000 claims description 12
- 230000004044 response Effects 0.000 claims description 5
- 230000002159 abnormal effect Effects 0.000 claims description 3
- 230000004913 activation Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/74—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for increasing reliability, e.g. using redundant or spare channels or apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Hardware Redundancy (AREA)
Description
【発明の詳細な説明】
本発明は、二重化された回線における回線切替
条件および切替時間を容易に変更することができ
る、回線切替回路に関するものである。
条件および切替時間を容易に変更することができ
る、回線切替回路に関するものである。
二重化された回線を有する遠隔測定（テレメー
タ）装置等においては、例えば使用中の回線に障
害が発生した場合、これを検出して自動的にもう
一方の健全な回線に切替える操作を行うため、回
線切替回路を具えている。
タ）装置等においては、例えば使用中の回線に障
害が発生した場合、これを検出して自動的にもう
一方の健全な回線に切替える操作を行うため、回
線切替回路を具えている。
第１図は回線二重化された送受信装置の一般的
構成を示すブロツク図である。同図において１は
送信装置を示している。送信側において、送信装
置１の出力はハイブリツド２を経て２分され、一
方の出力信号はＡ系回線を経て、他方の信号出
力はＢ系回線を経てそれぞれ受信側へ送られ
る。受信側においては、信号出力，はスイツ
チ３を経てその一方が選択されて、受信装置４に
入力される。
構成を示すブロツク図である。同図において１は
送信装置を示している。送信側において、送信装
置１の出力はハイブリツド２を経て２分され、一
方の出力信号はＡ系回線を経て、他方の信号出
力はＢ系回線を経てそれぞれ受信側へ送られ
る。受信側においては、信号出力，はスイツ
チ３を経てその一方が選択されて、受信装置４に
入力される。
５は切替制御回路であつて、各信号出力，
のレベル断，ノイズの発生等を検出して、障害発
生回線から健全回線への切替えを行う。これによ
つて例えばＡ系回線に異常があつたとき、健全な
Ｂ系回線へ切替えて信号の受信を継続することが
できる。回線切替回路における切替操作は回線障
害検出時だけでなく、外部切替信号によつて手動
によりまたは中央処理装置（CPU）からの制御
に基づいて行うことができる。スイツチ３，制御
回路５は回線切替回路６を構成している。
のレベル断，ノイズの発生等を検出して、障害発
生回線から健全回線への切替えを行う。これによ
つて例えばＡ系回線に異常があつたとき、健全な
Ｂ系回線へ切替えて信号の受信を継続することが
できる。回線切替回路における切替操作は回線障
害検出時だけでなく、外部切替信号によつて手動
によりまたは中央処理装置（CPU）からの制御
に基づいて行うことができる。スイツチ３，制御
回路５は回線切替回路６を構成している。
このような回線切替回路は、従来、回線切替を
行うべき各種の条件や、切替時間に応じてそれぞ
れ専用の回路を構成するようにし、仕様に応じて
別個の回路を用いていた。そのため回路の種類が
増えるとともに、製造工数も増加する欠点があつ
た。
行うべき各種の条件や、切替時間に応じてそれぞ
れ専用の回路を構成するようにし、仕様に応じて
別個の回路を用いていた。そのため回路の種類が
増えるとともに、製造工数も増加する欠点があつ
た。
本発明はこのような従来技術の欠点を除去しよ
うとするものであつて、その目的は、回線切替回
路における回線切替制御を読出専用メモリ
（ROM）を用いて行うことにより、回線切替条
件および切替時間の設定を、ハードロジツク回路
の変更なしにROMにおけるプログラムのみで行
うことができ、従つて汎用性を持たせた回路形式
を提供することにある。
うとするものであつて、その目的は、回線切替回
路における回線切替制御を読出専用メモリ
（ROM）を用いて行うことにより、回線切替条
件および切替時間の設定を、ハードロジツク回路
の変更なしにROMにおけるプログラムのみで行
うことができ、従つて汎用性を持たせた回路形式
を提供することにある。
この目的を達成するため本発明の回線切替回路
においては、二重化された回線の切替えを行うス
イツチを具えた回線切替回路において、それぞれ
の回線の異常状態を検出して異常検出信号を発生
する異常検出手段と、起動信号の入力により一定
時間長のタイマパルスを発生するタイマ手段と、
前記異常検出信号，前記タイマパルス，タイマパ
ルスの計数値をアドレス信号として入力され、こ
のアドレス信号に応じて前記タイマ手段の起動信
号，タイマパルスの計数値が読み出される記憶装
置とを具え、前記記憶装置は前記タイマパルスの
計数値が所定値に達したときのアドレス信号に応
じて前記スイツチへの切替信号が読み出されるよ
うに構成されていることを特徴としている。
においては、二重化された回線の切替えを行うス
イツチを具えた回線切替回路において、それぞれ
の回線の異常状態を検出して異常検出信号を発生
する異常検出手段と、起動信号の入力により一定
時間長のタイマパルスを発生するタイマ手段と、
前記異常検出信号，前記タイマパルス，タイマパ
ルスの計数値をアドレス信号として入力され、こ
のアドレス信号に応じて前記タイマ手段の起動信
号，タイマパルスの計数値が読み出される記憶装
置とを具え、前記記憶装置は前記タイマパルスの
計数値が所定値に達したときのアドレス信号に応
じて前記スイツチへの切替信号が読み出されるよ
うに構成されていることを特徴としている。
以下、実施例について説明する。
第２図は本発明の回線切替回路の一実施例の構
成を示すブロツク図である。同図において１１，
１２はそれぞれＡ系回線およびＢ系回線における
異常検出回路、１３はスイツチ、１４はレジス
タ、１５は切替制御ROM、１６はレジスタ、１
７は発振器、１８はタイマである。
成を示すブロツク図である。同図において１１，
１２はそれぞれＡ系回線およびＢ系回線における
異常検出回路、１３はスイツチ、１４はレジス
タ、１５は切替制御ROM、１６はレジスタ、１
７は発振器、１８はタイマである。
また第３図は第２図における各部信号を示すタ
イムチヤートであつて、，はそれぞれＡ系回
線およびＢ系回線の信号、，はそれぞれ異常
検出回路１１および１２の異常検出信号、はス
イツチ制御信号、は回線出力信号、，はそ
れぞれＡ系回線使用中信号およびＢ系回線使用中
信号、はタイマ起動信号、はタイマパルス、
はメモリクロツク、〜は外部切替信号、
〜はカウンタ出力である。これらの各信号は同
じ符号によつて、第２図中にも示されている。
イムチヤートであつて、，はそれぞれＡ系回
線およびＢ系回線の信号、，はそれぞれ異常
検出回路１１および１２の異常検出信号、はス
イツチ制御信号、は回線出力信号、，はそ
れぞれＡ系回線使用中信号およびＢ系回線使用中
信号、はタイマ起動信号、はタイマパルス、
はメモリクロツク、〜は外部切替信号、
〜はカウンタ出力である。これらの各信号は同
じ符号によつて、第２図中にも示されている。
はじめスイツチ１３はスイツチ制御信号によ
つてＡ系回線側に接続されていて、Ａ系回線の信
号がスイツチ１３を経て、回線出力信号とし
て図示されない受信装置に出力されているものと
する。今、Ａ系回線にレベル断，ノイズ発生等の
異常が発生すると、異常検出回路１１から異常検
出信号が発生する。異常検出信号は入力整形
用ラツチメモリであるレジスタ１４を経てROM
１５にアドレス入力として加えられる。これによ
つてROM１５に記憶されているアドレス入力条
件に対応したデータとして、タイマ起動信号が
出力される。タイマ１８はタイマ起動信号によつ
て一定時間長のタイマパルスを発生してレジス
タ１４を経ROM１５にアドレス入力として加え
る。ROM１５はこれによつて再びタイマ起動信
号を出力することによつて、タイマ１８が繰り
返えし動作する。ROM１５はこの際カウンタと
して動作する。すなわち計数したタイマパルスの
数をカウンタ出力〜に出力し、カウンタ出力
はレジスタ１６，レジスタ１４を経て再びROM
１５にアドレス入力として加えられることによつ
て、ROM１５におけるカウンタ動作が行われ
る。発振器１７は、以上の動作を行う際のレジス
タ１４，１６におけるメモリクロツクを発生す
る。レジスタ１６にはレジスタ１４におけると逆
相のクロツクが、インバータを介して与えられて
いる。
つてＡ系回線側に接続されていて、Ａ系回線の信
号がスイツチ１３を経て、回線出力信号とし
て図示されない受信装置に出力されているものと
する。今、Ａ系回線にレベル断，ノイズ発生等の
異常が発生すると、異常検出回路１１から異常検
出信号が発生する。異常検出信号は入力整形
用ラツチメモリであるレジスタ１４を経てROM
１５にアドレス入力として加えられる。これによ
つてROM１５に記憶されているアドレス入力条
件に対応したデータとして、タイマ起動信号が
出力される。タイマ１８はタイマ起動信号によつ
て一定時間長のタイマパルスを発生してレジス
タ１４を経ROM１５にアドレス入力として加え
る。ROM１５はこれによつて再びタイマ起動信
号を出力することによつて、タイマ１８が繰り
返えし動作する。ROM１５はこの際カウンタと
して動作する。すなわち計数したタイマパルスの
数をカウンタ出力〜に出力し、カウンタ出力
はレジスタ１６，レジスタ１４を経て再びROM
１５にアドレス入力として加えられることによつ
て、ROM１５におけるカウンタ動作が行われ
る。発振器１７は、以上の動作を行う際のレジス
タ１４，１６におけるメモリクロツクを発生す
る。レジスタ１６にはレジスタ１４におけると逆
相のクロツクが、インバータを介して与えられて
いる。
ROM１５には、予め定められたタイマの計数
値に基づくアドレスに、スイツチ１３を切替える
ための信号と、切替られた回線が使用中である
ことを示す信号，とをそれぞれ所定の状態に
するデータが格納されている。これによつてスイ
ツチ１３において切替えが行われて、Ｂ系回線の
信号が回線出力信号として出力される。同時
にROM１５からレジスタ１６を経て出力されて
いたＡ系回線使用中信号が断になり、代つて
ROM１５からレジスタ１６を経てＢ系回線使用
中信号が出力される。
値に基づくアドレスに、スイツチ１３を切替える
ための信号と、切替られた回線が使用中である
ことを示す信号，とをそれぞれ所定の状態に
するデータが格納されている。これによつてスイ
ツチ１３において切替えが行われて、Ｂ系回線の
信号が回線出力信号として出力される。同時
にROM１５からレジスタ１６を経て出力されて
いたＡ系回線使用中信号が断になり、代つて
ROM１５からレジスタ１６を経てＢ系回線使用
中信号が出力される。
このように、使用中の回線において異常の発生
が検出されて他方の回線に対して切替えを行うと
きは、予め定められた切替時間だけ保留しても異
常状態が回復せず、かつ相手側回線において正常
なことを条件として、回線の切替えを行うように
構成されている。
が検出されて他方の回線に対して切替えを行うと
きは、予め定められた切替時間だけ保留しても異
常状態が回復せず、かつ相手側回線において正常
なことを条件として、回線の切替えを行うように
構成されている。
次に外部切替信号としてＡ系回線切替信号が
レジスタ１４を経てROM１５に入力されると、
ROM１５においてはこれをアドレスとしてスイ
ツチ制御信号を発生してレジスタ１６を経て出
力し、これによつてスイツチ１３において再びＡ
系回線が選択されて、回線出力信号として出力
される。同時にROM１５からレジスタ１６を経
てＡ系回線使用中信号が出力され、Ｂ系回線使
用中信号が断になる。
レジスタ１４を経てROM１５に入力されると、
ROM１５においてはこれをアドレスとしてスイ
ツチ制御信号を発生してレジスタ１６を経て出
力し、これによつてスイツチ１３において再びＡ
系回線が選択されて、回線出力信号として出力
される。同時にROM１５からレジスタ１６を経
てＡ系回線使用中信号が出力され、Ｂ系回線使
用中信号が断になる。
以上のごとき動作を行うために、ROM１５に
は必要なデータが予め記憶されていて、異常検出
信号，、外部切替信号〜、タイマパルス
、カウンタ出力〜をアドレス入力として読
出されて、スイツチ制御信号、Ａ系およびＢ系
回線使用中信号，、タイマ起動信号、カウ
ンタ出力〜を出力するように構成されてい
る。これによつて回線切替を行うべき各種の切替
条件および切替時間を任意に設定して切替を行う
とともに、各回線の使用状態を示す回線使用中信
号を出力する動作を、ROM１５内のデータを
ROMライタによつて書き替えることによつて実
現できる。そしてこのような切替条件を示すデー
タはROMの容量が許す限り、多種の動作に対応
して予め設けることができる。
は必要なデータが予め記憶されていて、異常検出
信号，、外部切替信号〜、タイマパルス
、カウンタ出力〜をアドレス入力として読
出されて、スイツチ制御信号、Ａ系およびＢ系
回線使用中信号，、タイマ起動信号、カウ
ンタ出力〜を出力するように構成されてい
る。これによつて回線切替を行うべき各種の切替
条件および切替時間を任意に設定して切替を行う
とともに、各回線の使用状態を示す回線使用中信
号を出力する動作を、ROM１５内のデータを
ROMライタによつて書き替えることによつて実
現できる。そしてこのような切替条件を示すデー
タはROMの容量が許す限り、多種の動作に対応
して予め設けることができる。
第４図はROM１５のアドレスと出力信号との
例を示したものである。同図においてａはROM
１５に対する入力アドレスを各ステツプ１〜５に
ついて例示したものであり、ｂは各ステツプ１〜
５のアドレスに対応するROM１５の出力信号を
ステツプ11〜55によつて示したものである。
例を示したものである。同図においてａはROM
１５に対する入力アドレスを各ステツプ１〜５に
ついて例示したものであり、ｂは各ステツプ１〜
５のアドレスに対応するROM１５の出力信号を
ステツプ11〜55によつて示したものである。
いま回線Ａに異常が検出されたときは信号が
“１”となり、第４図ステツプ１のごときアドレ
ス信号がROM１５に入力される。このアドレス
にはタイマ１８をトリガする信号を“１”にし
たデータ（ステツプ11）が格納されていて、これ
が読み出される。従つて次の入力アドレス信号は
タイマ１８の出力が“１”となるため、ステツ
プ２のようになる。ステツプ２のアドレスには、
ステツプ22のようなデータが格納されている。ス
テツプ22のデータには、タイマ１８の出力を計数
した値〜に、“０……１”が表示されている。
さらにステツプ３では、タイマ１８の出力が２回
目に入力されたので、ROM１５の出力における
タイマ計数値は、ステツプ33に示すように、“０
…10”である。
“１”となり、第４図ステツプ１のごときアドレ
ス信号がROM１５に入力される。このアドレス
にはタイマ１８をトリガする信号を“１”にし
たデータ（ステツプ11）が格納されていて、これ
が読み出される。従つて次の入力アドレス信号は
タイマ１８の出力が“１”となるため、ステツ
プ２のようになる。ステツプ２のアドレスには、
ステツプ22のようなデータが格納されている。ス
テツプ22のデータには、タイマ１８の出力を計数
した値〜に、“０……１”が表示されている。
さらにステツプ３では、タイマ１８の出力が２回
目に入力されたので、ROM１５の出力における
タイマ計数値は、ステツプ33に示すように、“０
…10”である。
このようにタイマ１８のパルス計数値を読み出
して、これとタイマ出力とを再びROM１５のア
ドレス信号として入力することにより、タイマの
計数値が順次更新されてROM１５から読み出さ
れる。
して、これとタイマ出力とを再びROM１５のア
ドレス信号として入力することにより、タイマの
計数値が順次更新されてROM１５から読み出さ
れる。
そして例えばステツプ５に示すように、ROM
１５から読み出されたタイマ計数値〜が“11
…11”（オール１）となつたときのアドレスに、
ステツプ55のようなデータを格納しておくことに
よつて、Ａ回線からＢ回線に切替えるとともに、
タイマ１８の起動を中止し、タイマ１８の計数値
をリセツト（オール０）する。
１５から読み出されたタイマ計数値〜が“11
…11”（オール１）となつたときのアドレスに、
ステツプ55のようなデータを格納しておくことに
よつて、Ａ回線からＢ回線に切替えるとともに、
タイマ１８の起動を中止し、タイマ１８の計数値
をリセツト（オール０）する。
従つてROM１５のアドレスと、このアドレス
に格納されるデータとを第４図に示すように設定
しておくことによつて、タイマ計数値が所定値に
達した時点において、予備回線への切替が行われ
るように、制御を行うとができる。
に格納されるデータとを第４図に示すように設定
しておくことによつて、タイマ計数値が所定値に
達した時点において、予備回線への切替が行われ
るように、制御を行うとができる。
この場合、切替が行われるまでの時間は、ステ
ツプ55のデータをステツプ１〜５の各アドレスの
どこに格納しておくかによつて、変更することが
できる。
ツプ55のデータをステツプ１〜５の各アドレスの
どこに格納しておくかによつて、変更することが
できる。
例えば実施例において説明したように、外部切
替信号〜におけるが“１”となるアドレス
にステツプ５５のデータを格納しておけば、直ち
に予備回線への切替を行うことができる。
替信号〜におけるが“１”となるアドレス
にステツプ５５のデータを格納しておけば、直ち
に予備回線への切替を行うことができる。
以上説明したように本発明の回線切替回路によ
れば、回線切替条件や切替時間の変更を行うこと
が容易であるとともに、必要なハードロジツクの
構成を固定化することができ、さらに所要のハー
ドロジツク量も極めて少くてすむので、極めて効
果的である。
れば、回線切替条件や切替時間の変更を行うこと
が容易であるとともに、必要なハードロジツクの
構成を固定化することができ、さらに所要のハー
ドロジツク量も極めて少くてすむので、極めて効
果的である。
第１図は回線二重化された送受信装置の一般的
構成を示すブロツク図、第２図は本発明の回線切
替回路の一実施例の構成を示すブロツク図、第３
図は第２図における各部信号を示すタイムチヤー
ト、第４図はROMにおける入力アドレスと出力
信号とを示す図である。 １…送信装置、２…ハイブリツド、３…スイツ
チ、４…受信装置、５…切替制御回路、６…回線
切替回路、１１，１２…異常検出回路、１３…ス
イツチ、１４…レジスタ、１５…切替制御
ROM、１６…レジスタ、１７…発振器、１８…
タイマ。
構成を示すブロツク図、第２図は本発明の回線切
替回路の一実施例の構成を示すブロツク図、第３
図は第２図における各部信号を示すタイムチヤー
ト、第４図はROMにおける入力アドレスと出力
信号とを示す図である。 １…送信装置、２…ハイブリツド、３…スイツ
チ、４…受信装置、５…切替制御回路、６…回線
切替回路、１１，１２…異常検出回路、１３…ス
イツチ、１４…レジスタ、１５…切替制御
ROM、１６…レジスタ、１７…発振器、１８…
タイマ。
Claims (1)
- １ 二重化された回線の切替えを行うスイツチを
具えた回線切替回路において、それぞれの回線の
異常状態を検出して異常検出信号を発生する異常
検出手段と、起動信号の入力により一定時間長の
タイマパルスを発生するタイマ手段と、前記異常
検出信号，前記タイマパルス，タイマパルスの計
数値をアドレス信号として入力され、このアドレ
ス信号に応じて前記タイマ手段の起動信号，タイ
マパルスの計数値が読み出される記憶装置とを具
え、前記記憶装置は前記タイマパルスの計数値が
所定値に達したときのアドレス信号に応じて前記
スイツチへの切替信号が読み出されるように構成
されていることを特徴とする回線切替回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56070364A JPS57185731A (en) | 1981-05-11 | 1981-05-11 | Line switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56070364A JPS57185731A (en) | 1981-05-11 | 1981-05-11 | Line switching circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57185731A JPS57185731A (en) | 1982-11-16 |
| JPS639691B2 true JPS639691B2 (ja) | 1988-03-01 |
Family
ID=13429299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56070364A Granted JPS57185731A (en) | 1981-05-11 | 1981-05-11 | Line switching circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57185731A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014016609A (ja) * | 2012-06-14 | 2014-01-30 | Mitsubishi Chemicals Corp | 画像形成装置および電子写真感光体 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60119146A (ja) * | 1983-11-30 | 1985-06-26 | Fujitsu Ltd | 回線切替制御方式 |
| JPH0227819A (ja) * | 1988-07-18 | 1990-01-30 | Fujitsu Ltd | 回線切替装置における切替トリガ検出回路 |
-
1981
- 1981-05-11 JP JP56070364A patent/JPS57185731A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014016609A (ja) * | 2012-06-14 | 2014-01-30 | Mitsubishi Chemicals Corp | 画像形成装置および電子写真感光体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57185731A (en) | 1982-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102694616B (zh) | 时钟检测电路、时钟电路及时钟异常检测方法 | |
| US4945540A (en) | Gate circuit for bus signal lines | |
| JPS639691B2 (ja) | ||
| JPH09162782A (ja) | ユニット切替装置 | |
| JP2669116B2 (ja) | 信号処理装置 | |
| JPS6236270B2 (ja) | ||
| JPH05160759A (ja) | 切替制御方式 | |
| KR930007474B1 (ko) | 전전자 교환기의 d-버스 장애 노드 어드레스 감지회로 | |
| JP2749994B2 (ja) | 数値制御装置 | |
| SU1765813A2 (ru) | Устройство дл вывода информации из ЭВМ | |
| JP2954040B2 (ja) | 割込監視装置 | |
| JPS6226740B2 (ja) | ||
| SU1201829A1 (ru) | Устройство дл управлени энергопитанием микропроцессорной системы | |
| SU1456996A1 (ru) | Устройство дл контрол блоков пам ти | |
| JPH0625976B2 (ja) | マルチドロツプ・シリアルバス用伝送ユニツトの異常監視回路 | |
| JPS6394394A (ja) | マスタ−スレ−ブ方式の自動販売機の制御装置 | |
| JPH0324601A (ja) | 制御方法 | |
| JPH05298256A (ja) | ネットワークコントローラ | |
| JPH06132946A (ja) | 冗長構成装置 | |
| JPH0447855B2 (ja) | ||
| JPH0776934B2 (ja) | マイクロコンピュータ系の異常検出装置 | |
| JPS6042505B2 (ja) | 出力メモリ装置 | |
| JPS58140841A (ja) | プログラマブル・コントロ−ラの入出力装置 | |
| JPH0263248A (ja) | タスクプログラムの無限ループ障害検出方式 | |
| JPH07111700B2 (ja) | ダウン・コード収集回路 |